网站首页

VHDL语言100例详解，北京理工大学ASIC研究生出版，这里是1

于 2022-05-22 发布文件大小:49.46 kB

 0  179

下载积分: 2 下载次数: 2

我要下载

代码说明：

VHDL语言100例详解，北京理工大学ASIC研究生出版，这里是1-20个examples-VHDL language of 100 cases explain, Beijing Institute of Technology, Graduate ASIC published examples here is 1-20 months

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

本源码详细介绍了UART的经典实例，敬请下载，谢谢适用
本源码详细介绍了UART的经典实例，敬请下载，谢谢适用-The source described in detail a classic example of UART, please download, Thank you apply

2022-03-22 20:09:19下载

积分：1
Verilog&Vhdl混语言对SDRAM的控制源代码，提供了很好的例子，顶层文件为sdrm.v！...
Verilog&Vhdl混语言对SDRAM的控制源代码，提供了很好的例子，顶层文件为sdrm.v！-VerilogVhdl mixed language SDRAM control of the source code, provided a good example of top-level documents sdrm.v!

2022-03-18 22:36:54下载

积分：1
zidong-shouhuoji
用VERILOG实现自动售货机功能，运行正确，希望有帮助(Use VERILOG implementation vending machine function, correct operation, hope to have help)

2014-01-05 20:42:49下载

积分：1
100vhdlsimple
说明： 100个vhdl例子，对初学者很有用，可以用MAX+PLUS 2来编译仿真的(100 vhdl example, useful for beginners, you can use the MAX+ PLUS 2 to compile the simulation)

2010-05-02 10:01:58下载

积分：1
VHDL_SPISLAVE
spi-slave通信的vhdl实现及其仿真(VHDL implementation of spi-slave communication)

2017-12-16 18:28:15下载

积分：1
123.rar
請設計一個8位元移位暫存器，規格如下：當控制線S1，S2輸入為00時，平行載入；當控制線S1，S2輸入為01時，在一時脈內向右shift 1位元；當控制線S1，S2輸入為10時，在一時脈內向右shift 2位元；當控制線S1，S2輸入為11時，在一時脈內向右shift 3位元 (Serial Adder)

2009-12-08 00:02:56下载

积分：1
这是一个verilog代码为根升余弦滤波器
this is a verilog code for root raised cosine filter

2022-05-25 01:29:30下载

积分：1
NAND flash控制器VHDL代码
该资料为基于FPGA 的NAND flash控制器研究，语言为VHDL，代码已通过仿真验证

2022-01-25 21:00:37下载

积分：1
src
v6 1x 3.125G rapidio协议工程代码(xilinx v6 rapidio data transmission protocol Practical project application engineering code)

2018-03-20 23:28:49下载

积分：1
Hynix公司8M Byte SDR SDRAM的Verilog语言仿真实现
Hynix公司8M Byte SDR SDRAM的Verilog语言仿真实现-Hynix" s 8M Byte SDR SDRAM Simulation of the Verilog language

2022-01-27 22:19:48下载

积分：1

696516资源总数
106571会员总数
2今日下载

VHDL语言100例详解，北京理工大学ASIC研究生出版，这里是1

0 个回复

热门标签

热门下载