网站首页

一种RISC结构8位微控制器的设计与实现

于 2023-08-07 发布文件大小:8.04 MB

 0  154

下载积分: 2 下载次数: 1

我要下载

代码说明：

一种RISC结构8位微控制器的设计与实现-The structure of a RISC micro-controller" s 8 Design and Implementation

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

adda
说明：基于FPGA 黑金ALINX 515的 ADDA采样模块源码（需调试）(ADDA Sampling Module Source Code Based on FPGA Heijin ALINX 515)

2020-06-20 13:00:01下载

积分：1
DAC5578_I2C
说明： TI公司的DAC5578驱动程序，经测试过的，CSDN资源分享(DAC5578 Driver of TI Company Tested and CSDN Resource Sharing)

2020-06-18 21:40:01下载

积分：1
the-decoding-algorithm-of-ldpc
ldpc译码算法介绍及fpga verilog系统方案设计，包括log_bp算法、min_sum算法、scaling_min_sum算法等(introducing the ldpc code decoding algorithm and the related system design，including the log_bp,the min_sum and the scaling_min_sum)

2012-02-22 10:31:41下载

积分：1
ComparadorMagnitud
Comparador de magnitud

2014-05-28 19:54:35下载

积分：1
SPI的verilog代码的可编程时钟
SPI Verilog code with programmable clock

2022-10-30 18:55:03下载

积分：1
percent
verilog编写的计算百分比模块(Verilog prepared by calculating the percentage module)

2005-03-08 21:33:38下载

积分：1
arm
ARM教程,理解精辟，言简意赅，不错哦，欢迎大家看看(arm language )

2009-02-18 20:06:42下载

积分：1
COSTAS环载波同步
说明： how to come ture a costas loop in FPGA with verilog,it is very useful on project

2019-05-07 11:12:02下载

积分：1
sch_tbf
Token Bucket Filter queue.

2013-05-06 11:34:24下载

积分：1
shuzijishiqi
基于VHDL的数字计时器，手动可控正计时和倒计时(含复位键和使能键)(VHDL-based digital timer and countdown timer being controlled manually (with the reset button and enable key))

2016-12-05 19:57:07下载

积分：1

696516资源总数
106571会员总数
2今日下载

一种RISC结构8位微控制器的设计与实现

0 个回复

热门标签

热门下载