登录
首页 » Verilog » nrf2401 FPGA接口驱动

nrf2401 FPGA接口驱动

于 2023-08-11 发布 文件大小:8.01 kB
0 78
下载积分: 2 下载次数: 1

代码说明:

nrf2401L01 接口驱动 实现接收数据模式 测试可以直接使用

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog写sober边缘检测
    之前看到很多人用fpga写边缘检测,都是调用了fpga的ip,这里我把这写ip都用verilog写出来,用asic实现sober边缘检测。
    2022-02-27 08:55:54下载
    积分:1
  • spi-MRAM
    Everspin SPI MRAM chipset(MR25H10,MR25H40,MR25H256)
    2013-08-14 12:05:26下载
    积分:1
  • verilog matlab iir 数字滤波器
    verilog matlab iir 数字滤波器 IIR低通滤波器,matlab与verilog程序完全对应 IIR低通滤波器,matlab与verilog程序完全对应 IIR低通滤波器,matlab与verilog程序完全对应
    2022-09-09 04:55:02下载
    积分:1
  • sst3201读写程序HDL代码
    实际应用的代码,实测未发现问题。内部模块划分清晰,使用quartus9.0软件编译,完整的工程。清晰的代码风格,方便读懂代码。
    2022-03-31 18:39:13下载
    积分:1
  • C8051F340核心板资料包
    C8051F340/1/2/3/4/5/6/7 全速 USB FLASH 微控制器(C8051F340/1/2/3/4/5/6/7 full speed USB FLASH microcontroller)
    2017-07-24 09:41:26下载
    积分:1
  • 芯片控制器
    芯片控制器包含的控制单元,16 位 ALU 用内存单元执行各种算术运算和逻辑运算。这是用 verilog 在 XILINX ISE 模拟器模拟。给出了一个详细的文档和代码设计的芯片控制器包括在内。
    2022-08-14 06:50:36下载
    积分:1
  • 8-解码器 FPGA
    8 位解码器使用 verliog,fpga,使用 verliog,fpga,使用 verliog,fpga,使用 verliog,fpga,使用 verliog,fpga,使用 verliog,fpga,使用 verliog,fpga,使用 verliog 的8 位解码器上的 led 指示灯的8 位解码器上的 led 指示灯的8 位解码器上的 led 指示灯的8 位解码器上的 led 指示灯的8 位解码器上的 led 指示灯的8 位解码器上的 led 指示灯的8 位解码器上的 led 指示灯fpga, 8 位解码器使用 verliog,fpga 上的 led 指示灯上的 led 指示灯
    2022-08-17 17:49:44下载
    积分:1
  • xiangmu_chengxu
    雷达基本恒虚警处理,CA-CFAR(单元平均恒虚警处理),OS-CFAR(有序类恒虚警处理),SO-CFAR(选小类恒虚警处理),(radar basic constant alarm operation,obtaining os-cfar,so-cfar,os-cfar,ca-cfar)
    2020-12-01 20:59:28下载
    积分:1
  • all clock
    数字钟通过verilog实现,并且支持Modelsim仿真(The digital clock is implemented by Verilog and supports Modelsim simulation)
    2020-06-18 05:00:01下载
    积分:1
  • FPGA——IP_RAM实验
    说明:  FPGA——IP_RAM实验: 创建IPRAM核,单端口,10位地址线(256字节),8位数据线(每字节8byte),读写使能 input [9:0] address; input clock; input [7:0] data; input wren; //置1则写入 output [7:0] q; LNXmode:控制LEDC显示 1:mode1,从k1~k3输入data的低4位,ledb计时,从0~f,计时跳变沿读取k1~k3的值,存入RAM 8个数之后,从RAM输出数据,用leda显示,同样每秒变化一次(The experiment of FPGA-IP_RAM: Create IPRAM core, single port, 10 bit address line (256 bytes), 8 bit data line (8 byte per byte), read and write enablement)
    2020-06-22 04:20:02下载
    积分:1
  • 696518资源总数
  • 105563会员总数
  • 11今日下载