网站首页

登录

verilog 算术逻辑单元

于 2023-08-11 发布文件大小:321.94 kB

 0  146

下载积分: 2 下载次数: 1

我要下载

代码说明：

串行进位加法器需要串行进位加法器需要串行进位加法器需要串行进位加法器需要逐级进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少进位，延迟很大。先行加法器可以有效的减少迟。设二进制加法器的第设二进制加法器的第设二进制加法器的第设二进制加法器的第设二进制加法器的第 i位输入为位输入为 Xi, Yi, Xi, Yi, Xi, Yi, Xi, Yi, 输出为输出为 Si, Si, Si, 进位输入为进位输入为进位输入为 Ci ，进位输出为，进位输出为，进位输出为，进位输出为 Ci+1 Ci+1则有Si = XiSi = Xi Si = Xi Si = Xi⊕Yi ⊕CiCi+1 Ci+1 = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi +

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Verilog--image-sample
基于Verilog的图像采集、处理和存储程序，初学者参考，高手绕道。(Verilog-based image acquisition, processing and storage procedures, beginners reference, master bypass.)

2021-04-16 11:48:54下载

积分：1
mydesign
基于FPGA的直接序列扩频发射机的设计与仿真。实验中以QuartusII 7.2 为设计和仿真工具，各模块采用Verilog HDL设计并封装，顶层使用图形设计方式,最后得到的仿真结果使用Matlab描点来绘制出波形。 (FPGA-based direct sequence spread spectrum transmitter of the design and simulation. Experiment to QuartusII 7.2 for the design and simulation tools, the module using Verilog HDL to design and package, the top-level use of graphic design, and finally the simulation results obtained using the Matlab description points to draw waveforms.)

2009-06-30 13:18:09下载

积分：1
9_ImageMorphologic
基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像形态学部分,腐蚀,膨胀,细化算法(System Generator based image processing engineering, multimedia processing FPGA implementation source code, image morphology section, corrosion, swelling, thinning algorithm)

2020-10-23 17:17:22下载

积分：1
BPSK
说明：先用Matlab理论仿真，再用Verilog语言在ISE环境下编写程序，可通过手机发送指令来控制上下变频器的参数。(Firstly, we use the theory of MATLAB to simulate, and then use Verilog language to write programs in ISE environment. The parameters of up-down converter can be controlled by sending instructions from mobile phone.)

2020-06-19 22:40:02下载

积分：1
ad5791
在Quartus环境下编写，使用Cyclong系列芯片，配置七通道高精度AD5791，该例子为AD5791的FPGA配置使能代码,包括模拟数据输入模块，复位模块，命令接收是能配置模块。(AD5781，Digital signal convert to Analog signal)

2021-04-20 14:28:50下载

积分：1
dac5686
在FPGA上编写的通过SPI总线配置外部DAC芯片DAC5686的程序，通过板级调试，验证可用。程序通过状态机实现，将需要配置的寄存器值转为SPI总线的数据格式发送出去。 (Configure external DAC chip DAC5686 via SPI bus program on FPGA written by board-level debugging, verification is available. Program through the state machine, you will need to configure the register values 椠渀琀漀 SPI bus data format sent.)

2014-09-11 11:05:20下载

积分：1
vivado 从此开始配套资料
说明： vivado入门使用介绍，初学者入门学习(vivado Instructional pdf)

2020-07-04 18:00:01下载

积分：1
8 位上下计数器
8位向上/向下计数器准备在FPGA上实现。我在一台Nexus4的Artix-7板进行了测试。它包含为了能够看到计数或上或下的转变的慢时钟。包括试验台

2022-01-25 23:47:51下载

积分：1
Cordic实现Sin Cos, Verilog
verilog语言实现的cordic算法，计算sin cos三角函数

2023-06-11 16:25:04下载

积分：1
I2C串行协议
I²C（内部集成电路，称为I-平方-C，I-2-C中，或IIC）是由飞利浦发明的多主串行单端计算机总线用于连接低速外围设备的母板，嵌入式系统，蜂窝电话，或其他电子设备。为了不被混淆的术语双线接口，只描述了一个兼容的硬件接口。自1990年代中期以来，一些竞争对手（例如，西门子公司（后来的英飞凌科技股份公司，目前英特尔移动通信），NEC，德州仪器，意法半导体（前身SGS - 汤姆逊），摩托罗拉（后来飞思卡尔），Intersil公司等）带来的I²C产品在市场上，这是与恩智浦（前身为飞利浦半导体部门）I²C系统完全兼容。自2006年10月10日，是不需要授权费来实现I²C协议。但是，收费仍需要获得恩智浦分配I²C从地址。[1]SMBus的，由英特尔在1995年的定义，是I²C的是更严格地定义了协议的一个子集。 SMBus的一个目的是促进稳健性和互操作性。因此，现代的I²C系统整合的政策和规则由SMBus，有时同时支持I²C和SMBus需要最小的重新配置。

2022-10-04 02:00:03下载

积分：1

696516资源总数
106442会员总数
11今日下载