verilog 算术逻辑单元
代码说明:
串行进位加法器需要 串行进位加法器需要 串行进位加法器需要 串行进位加法器需要 逐级 进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少迟。 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 i位输入为 位输入为 Xi, Yi, Xi, Yi, Xi, Yi, Xi, Yi, 输出为 输出为 Si, Si, Si, 进位输入为 进位输入为 进位输入为 Ci ,进位输出为 ,进位输出为 ,进位输出为 ,进位输出为 Ci+1 Ci+1则有Si = XiSi = Xi Si = Xi Si = Xi⊕Yi ⊕CiCi+1 Ci+1 = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi +
下载说明:请别用迅雷下载,失败请重下,重下不扣分!