登录
首页 » Verilog » 同步FIFO的状态机实现

同步FIFO的状态机实现

于 2023-08-16 发布 文件大小:1.32 kB
0 128
下载积分: 2 下载次数: 1

代码说明:

简单状态机描述的同步FIFO,包括读写计数器,空满标志位的控制。可实现顺序读写数据,包括测试文件,仿真结果正确。 filelist:fifo.v,fifo_test.v

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • gcounter1
    数字钟vhdl实现,在线测试无误,具有闹钟,对表功能(Digital clock vhdl implementation, online testing is correct, with alarm, the table function)
    2013-10-19 22:06:16下载
    积分:1
  • OV7670_DE2_VGA的视频图像采集系统
    采用OV7670摄像头采样视频数据通过FPGA DE2开发板(EP2C35F672C6)用VGA显示在显示屏上。可向多路视频显示扩展。
    2022-09-19 22:50:04下载
    积分:1
  • 对于功能的宽边测试阵列架构采用Verilog共享的逻辑
    应用背景当内置测试生成用于设计,可以划分为逻辑块,它是有利的确定测试具有相似特性的块组,并使用每个组中的块相同的内置测试生成逻辑。本文研究这一问题的一个内置的测试生成方法,产生功能的宽边的测试。功能的宽边的测试是重要的解决延迟故障检测及避免过大的功耗在测试中应用。本文讨论了测试生成的设计一组逻辑块,以及组的选择。关键技术并;宽边的功能测试[ 4 ]确保扫描状态是一个电路可以输入的状态在功能操作,或可到达状态。为宽边测试[ 5 ],他们在一个初始的时钟周期的两个时钟周期运行的电路扫描状态。这一结果在一二种模式测试中的应用。自状态扫描是一个可到达状态,2个模式测试需要的电路通过状态转换,保证在功能上是可行的运行。检测到的延迟故障也会影响到功能操作,目前的要求不超过那些可能在功能操作过程中。这减轻了过度测试所描述的类型在[ 1 ]中[ 3 ]。此外,在快速功能时钟的功耗功能的宽边测试周期不超过可能在功能操作。
    2022-10-29 12:55:03下载
    积分:1
  • SPITX16
    基于状态机的优秀SPI输出程序(以DAC7512为基础,可修改)(VHDL code about SPI)
    2016-02-09 01:07:52下载
    积分:1
  • DDS FPGA开发下的verilog源代码
    DDS_AD9854_for FPGA ,FPGA开发下的verilog源代码,信号发生器(DDS_AD9854_for FPGA, verilog source code, signal generator.)
    2013-01-14 00:13:36下载
    积分:1
  • 用Matlab编写fft
    在MATLAB下自编实现快速傅里叶分析,(Fast fft own procedures, faster than the system call fft slowe)
    2020-06-23 09:00:02下载
    积分:1
  • Basic-system-of-nexys3
    the basic system of nexys3(soft core)
    2012-09-21 23:41:14下载
    积分:1
  • matlab-gmsk
    基于matlab和vhdl的通信原理gmsk调制算法,主要包括GMSK相位路径的计算,GMSK眼图的仿真以验证相位计算的正确性,正余弦表的量化及bin文件的生成,以及用VHDL硬件语言所描述的基于EPM7128的地址逻辑.(Matlab and vhdl based on the principle gmsk Modulation of communication, including GMSK phase path calculation, GMSK eye diagrams of the simulation to verify the correctness of the phase calculation, is the cosine table generating quantitative and bin files, and using VHDL hardware description language logic based on the address of EPM7128.)
    2020-12-19 10:39:10下载
    积分:1
  • float_int
    自己编写的,浮点数与整数之间的转换的Verilog HDL实现(Written by myself, it is converted into Verilog HDL integer floating point implementation)
    2020-12-18 10:29:11下载
    积分:1
  • 单周期cpu
    说明:  该文件包含了实现单周期cpu的全部代码以及实验报告,包括仿真波形以及烧板过程(This file contains all the codes and experimental reports of realizing single cycle CPU, including simulation waveform and download process)
    2019-12-14 20:55:42下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载