登录
首页 » Verilog » 同步FIFO的状态机实现

同步FIFO的状态机实现

于 2023-08-16 发布 文件大小:1.32 kB
0 108
下载积分: 2 下载次数: 1

代码说明:

简单状态机描述的同步FIFO,包括读写计数器,空满标志位的控制。可实现顺序读写数据,包括测试文件,仿真结果正确。 filelist:fifo.v,fifo_test.v

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fifo的IP核的调用和仿真
    fifo的IP的调用在我们的项目中能够缩短设计周期,省去了编写代码的复杂过程,也省去了调试程序的复杂程度和代码的复杂程度。这个小小的简单的fifo的IP核的调用能够让大家更清晰明了的理解fifo的工作原理和IP核调用的方法。
    2022-01-22 04:07:21下载
    积分:1
  • Subway_VHDL
    模拟地铁自动售票机选票、付款、取票、找零等功能,包含软件仿真和硬件响应,可供仿真测试和FPGA验证。(Analog subway ticket vending machine ballots, payment, tickets, give change and other features, including software simulation and hardware response for simulation and FPGA verification test.)
    2016-03-14 10:44:14下载
    积分:1
  • ADC0809模数转换
    ADC0809模数转换,实现模拟量转化为数字量,并在液晶显示屏上显示出转化结果,我自己下载到板子,运行正常
    2022-03-22 11:19:00下载
    积分:1
  • TW2867_ADV7171
    FPGA TW2867输入到ADV7171显示实验(FPGA TW2867 input to the ADV7171 display experiment)
    2021-03-19 15:19:19下载
    积分:1
  • apb_spi
    Simple SPI interface realization on Verilog HDL with parameterized FIFO and APB interface
    2021-04-06 16:19:02下载
    积分:1
  • zuoye2
    主要编写了一组二进制数据通过根升余弦滤波器后的波形,但并没有使用ISE内部的FIR滤波器内核,该程序相当于编写了一个根升余弦滤波器。(Mainly prepared a set of binary data through the root raised cosine filter waveform after, but did not use the ISE internal FIR filter kernel, the program is equivalent to the preparation of a root raised cosine filter.)
    2013-09-18 15:24:13下载
    积分:1
  • spartan_6
    说明:  spartan6学习资料,官方资料,用户手册,包括5个主要文件(Spartan 6 Learning Materials, Official Materials)
    2020-06-17 19:00:01下载
    积分:1
  • altera
    altera官方的各种有用的参考资料,都是自己收集的,遇到问题可以很方便的查看(altera official variety of useful references, are their own collection, problems can easily view)
    2014-06-02 10:39:18下载
    积分:1
  • AD-conversion-using-LTC1298
    AD conversion using LTC1298
    2012-06-06 15:26:41下载
    积分:1
  • qts_qii55002
    ALTERA on chip fifo. this document is from altera. good resouce
    2010-09-26 22:12:17下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载