登录
首页 » Verilog » verilog流水灯例程

verilog流水灯例程

于 2022-02-01 发布 文件大小:2.39 kB
0 33
下载积分: 2 下载次数: 1

代码说明:

LED 流水灯例程  本章将介绍从新建一个项目, 以及到最后下载到 FPGA 的全过程,让初次接触 FPGA 的朋友,如何使用 FPGA 进行一个简易项目的开发,有个直面的感性认识,只有通过学习本章的内容,您才算是 FPGA 开发入门了。在投简历的时候才可以夸张的说熟练掌握 FPGA 的开发啦(^_^)。  在例程中,我们要做的是流水灯实验,顾名思义就是要 LED 像流水一样的点亮,这样说吧,就是先单独点亮第一个,然后点亮第二个,然后……。不解释这么多了, 大家还是看实验结果吧!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FFT_verilog
    verilog 实现的FFT 流水线操作,速度能达到200M(verilog pipelining the FFT implementation, the speed can reach 200M)
    2021-03-23 09:29:15下载
    积分:1
  • 29_ad9226_test
    说明:  用Verilog编写ad_9866的相应程序,在FPGA上实现相应功能(The corresponding program of ad_9866 is written with Verilog, and the corresponding functions are realized on the FPGA.)
    2019-06-24 16:43:27下载
    积分:1
  • OFDM_QPSK
    给予QPSK调制的OFDM例程,简单明了的表述了OFDM的通信原理(Given OFDM QPSK modulation routine, simple expressions of OFDM communication theory)
    2013-08-15 14:26:43下载
    积分:1
  • RISC-V-Reader-Chinese-v2p1
    说明:  RISC-V手册 最新版 一本开源指令集的指南 我们打算将这本薄薄的书作为 RISC-V的介绍和参考 资料 ,供有兴趣编写 RISC-V代码的 学生和嵌入式系统程序员使用 。 本书假设读者事先已经 了解 过至少一个指令集。如果没 有,您可能希望浏览基于 RISC-V的相关入门架构手册: Computer Organization and Design RISC-V Edition: The Hardware Software Interface。(risc v reader chinese)
    2020-05-07 10:58:23下载
    积分:1
  • 20190718 - Copy
    this files describes how to build i2c block modules in verilog hdl and programming them on an fpga device
    2020-06-21 21:20:02下载
    积分:1
  • spi-MRAM
    Everspin SPI MRAM chipset(MR25H10,MR25H40,MR25H256)
    2013-08-14 12:05:26下载
    积分:1
  • sha1
    利用verilog语言实现了SHA-1机密算法,具体算法与加密芯片ds28e01一致。(Using Verilog to achieve the SHA-1 secret algorithm, the specific algorithm is consistent with the encryption chip ds28e01.)
    2020-11-08 08:49:47下载
    积分:1
  • ds312_Spartan-3E-FPGA
    FPGA资料与所用元器件的数据参考手册与应用指南(ds312_Spartan-3E FPGA Family )
    2012-09-18 21:43:54下载
    积分:1
  • 16points FFT Verilog
    基于Verilog代码的16点FFT算法,串行输入,quartusII中运行成功过。
    2022-03-19 13:09:50下载
    积分:1
  • CHANNEL_ESTIMATION_PROJECT
    基于 quartus 2 的 lte 信道估计verilog hdl代码 只有功能仿真 时序仿真自己加sdc文件并且调整testbench的clk才能做出来(Estimated Verilog HDL code based Quartus lte channel only functional simulation timing simulation plus sdc file and adjust the testbench clk to do it)
    2013-04-22 19:29:00下载
    积分:1
  • 696524资源总数
  • 103938会员总数
  • 55今日下载