登录
首页 » Delphi VCL » 关于verilog的各个基本模块的源代码,如加法器,寄存器,选择器及各个测试文件...

关于verilog的各个基本模块的源代码,如加法器,寄存器,选择器及各个测试文件...

于 2023-08-17 发布 文件大小:12.61 kB
0 26
下载积分: 2 下载次数: 1

代码说明:

关于verilog的各个基本模块的源代码,如加法器,寄存器,选择器及各个测试文件-With regard to the various basic modules Verilog source code, such as adders, registers, selectors and the various test file

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696524资源总数
  • 103886会员总数
  • 81今日下载