登录
首页 » Verilog » 快速傅里叶变换用Verilog

快速傅里叶变换用Verilog

于 2023-08-19 发布 文件大小:874.21 kB
0 97
下载积分: 2 下载次数: 2

代码说明:

在计算机科学中的术语,我们可以说他们的算法复杂度为O(n2),因此是一种非常有效的方法。如果我们不能做任何比这更好的DFT不实用的DSP应用多数是非常有用的。然而,有许多不同的快速傅里叶变换(FFT)的算法,使计算速度更快比DFT信号的傅里叶变换。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sixlift
    一个数字电路设计:六层电梯自动运行的VHDL程序(a digital circuit:sixlift design)
    2013-05-02 19:31:59下载
    积分:1
  • sram_sp_hse_8kx8
    SRAM 8K*8 芯片存储器 芯片存储器 芯片存储器(SRAM 8K*8 Chip memory Chip memory)
    2018-08-26 18:50:04下载
    积分:1
  • IEEE_030_powerworld
    The IEEE 30-bus modified test system has 6 synchronous machines with IEEE type-1 exciters, 4 of which are synchronous compensators, 36 buses, 37 transmission lines, 10 transformers and 21 constant impedance loads. The total load demand is 283.4 MW and 126.2 MVAr.
    2020-07-03 02:20:02下载
    积分:1
  • ANALYSIS-OF-FULL-ADDER
    DESCRIPTION OF FULL ADDER
    2013-11-12 13:32:19下载
    积分:1
  • 1G以太网UDP
    ARTIX7200T FPGA 与PC 之间进行的以太网数据通信, 通信协议采用 Ethernet UDP 通信协议。FPGA 通过 GMII 总线或 MII总线和以太网PHY 芯片通信, 再把数据通过网线发给 PC,或者把从 PC 接收的以太网数据传给 FPGA。 
    2022-09-04 10:15:13下载
    积分:1
  • mac
    基于网口的收发数据及解析数据内容的verilog代码实现(Based on the Internet port to send and receive data and parse the contents of the data verilog code)
    2017-04-24 10:13:55下载
    积分:1
  • booth4
    4位的booth算法加法器,对计算机组成原理的学习有帮助,verilog语言编写(4-bit adder booth algorithm, the learning of computer organization help, verilog language)
    2010-09-27 04:49:51下载
    积分:1
  • disparity
    Disparity mapp code in VHDL
    2017-11-30 14:48:59下载
    积分:1
  • uart
    UART串口的verilog源代码,完全正确...........(UART serial Verilog source code, completely correct ...........)
    2009-03-02 14:44:16下载
    积分:1
  • 吠陀乘数
    它是一种算法,它是用来在超大规模集成电路的乘法2
    2022-08-13 05:00:33下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载