网站首页

并行LMS均衡FPGA实现

于 2023-09-08 发布文件大小:4.57 kB

 0  292

下载积分: 2 下载次数: 1

我要下载

代码说明：

实现FPGA的并行LMS均衡，主要是均衡计算权值系数的算法过程，verilog语言，模块的输入为输入的X信号，输出为权值系数W，以及最后的输出Y。实现了LMS 的并行均衡过程

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Chapter7-Sample
SAA7113 ＦＰＧＡ开发实例，非常经典(The SAA7113 FPGA development examples, very classic)

2012-12-06 17:00:25下载

积分：1
using_memory_allocation_mger
vmm primer的使用使用文档，和之前vmm primer源代码配套使用！(vmm the primer use of the use of the document, and before supporting vmm the primer the source code to use!)

2012-12-23 22:43:30下载

积分：1
cn60
六十进制计数器用于计数等操作，代码的实现方式很简单(Six decimal counter for counting operation, the code is very simple implementations)

2014-12-10 10:10:50下载

积分：1
EEPROM_at25320a
Commponent for drivering EEPROM memory AT25320 from Avalon bus.

2013-11-22 00:04:04下载

积分：1
decode_64_66
自编的64B/66B解码程序，做毕业设计的时候写的。(The decoding process 64B/66B , written when i am in the school。)

2020-10-16 10:07:29下载

积分：1
verilog2
Learning Verilog Chinese Version Part 2

2012-06-15 03:24:15下载

积分：1
vhdl
code for fft non synthesisable in xilinx ise

2013-09-30 13:16:13下载

积分：1
VHDLcoding
本文件时VHDL的各种编写规范，有助于开发者在平时养成好的编码习惯(This document, the various write VHDL specification, helps developers to develop good coding habits in peacetime)

2009-11-20 11:44:58下载

积分：1
a
说明：用verilog实现除法器，调用了ip核，不仅有源代码，还有测试程序的时序编写(verilog ise divider)

2013-07-21 15:03:31下载

积分：1
f_adder
该工程描述的是一位全加器，可以用此作为基础，搭建多位全加器(The project description is a full adder can use this as a basis to build a number of full adder)

2013-04-21 10:30:16下载

积分：1

696516资源总数
106908会员总数
1今日下载

并行LMS均衡FPGA实现

0 个回复

热门标签

热门下载