网站首页

并行LMS均衡FPGA实现

于 2023-09-08 发布文件大小:4.57 kB

 0  191

下载积分: 2 下载次数: 1

我要下载

代码说明：

实现FPGA的并行LMS均衡，主要是均衡计算权值系数的算法过程，verilog语言，模块的输入为输入的X信号，输出为权值系数W，以及最后的输出Y。实现了LMS 的并行均衡过程

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

具备GMII接口和ARP协议功能的千兆以太网控制器
具备GMII接口和ARP协议功能的千兆以太网控制器，经过Xilinx SPATAN-III FPGA验证

2023-05-22 19:50:03下载

积分：1
sp6ex5
xilinx SP6系列的3-8译码器实现(Implementation of Xilinx SP6 Series 3-8 Decoder)

2020-06-22 21:40:01下载

积分：1
RISC-V-Reader-Chinese-v2p1
说明： RISC-V 芯片设计规范,很有参考价值，开源芯片设计必备参考资料，希望对大家有帮助。(The RISC-V Foundation is chartered to standardize and promote the open RISC-V instruction set architecture)

2020-07-01 23:00:02下载

积分：1
light
基于FPGA的点灯游戏，完整工程。包括鼠标控制，键盘控制，SVGA显示等(Light game based on FPGA, the whole project which includes keyboard control, SVGA and so on.)

2020-08-25 14:08:15下载

积分：1
nios ii系统中Nichestack协议栈的使用
1、工程文件解读本例程需要的工程文件有以下几种，下面对其意义及作用做了说明：请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2022-07-05 10:46:12下载

积分：1
SPI模块设计
一个串口通信传输的实验程序设计，在一般的通信协议中涉及到数据发送与接收的问题，为了快速实现数据的发送，通常使用的是串行传输的方法，把数据一个一个的发送出去，因此这里设计了一个发送程序。

2022-04-16 02:51:38下载

积分：1
median
说明：用verilog编辑的中值滤波器！语言旁表有注释方便理解！(Using Verilog editor median filter! Language beside the table annotated to facilitate understanding!)

2008-11-03 09:21:18下载

积分：1
设计与表征的并行前缀加法器使用 Fpga
并行前缀加法器（也被称为carrytree

2022-10-09 12:20:02下载

积分：1
20181060261-李康_3
说明：秒表的实现，有暂停清零功能，Quartus II(Stopwatch realization, has the pause clear function)

2020-12-26 15:56:03下载

积分：1
cfi_ctrl
说明： CFI控制器顶层模块，32位wishbone总线经典接口，用于简化对CFI flash(如块)的访问解锁、删除和编程。(Top level of CFI controller with 32-bit Wishbone classic interface)

2020-06-20 17:00:02下载

积分：1

696518资源总数
105944会员总数
20今日下载

并行LMS均衡FPGA实现

0 个回复

热门标签

热门下载