登录
首页 » Verilog » 并行LMS均衡FPGA实现

并行LMS均衡FPGA实现

于 2023-09-08 发布 文件大小:4.57 kB
0 133
下载积分: 2 下载次数: 1

代码说明:

实现FPGA的并行LMS均衡,主要是均衡计算权值系数的算法过程,verilog语言,模块的输入为输入的X信号,输出为权值系数W,以及最后的输出Y。实现了LMS 的并行均衡过程

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • 课程设计-数字钟
    说明:  具有计时 设置时间 闹钟 秒表 功能的数字钟设计 外设矩阵键盘(Digital clock design peripheral matrix keyboard with the function of timing setting time alarm clock stopwatch)
    2020-05-18 17:11:07下载
    积分:1
  • OFDM-analysis-and-simulation
    实现了光OFDM模块的各个功能,同时仿真分析了OFDM的载波幅度谱、相位谱、每个载波对应的时域信号、整个时域/频域的OFDM、每个接收符号的分布图。计算了相位差等等(To achieve the various functions of the optical OFDM module, the simulation analysis of the the the OFDM carrier amplitude spectrum and phase spectrum, and the time domain signal corresponding to each carrier, the whole time domain/frequency domain OFDM, each reception symbol maps. Calculated phase difference)
    2020-10-17 16:17:28下载
    积分:1
  • apb-uart
    apb—uart模块,实现中断处理和异步收发数据并处理(APB - UART module, interrupting processing and asynchronous receiving and receiving data and processing)
    2020-11-06 14:19:52下载
    积分:1
  • CalcJavaCRC
    This programa execute calc of CRC by use a table.
    2014-08-21 23:04:30下载
    积分:1
  • sdr_sdram
    文章详细讲述了sdr_sdram控制器的使用和编程思想(sdr_sdram)
    2009-06-11 01:48:25下载
    积分:1
  • ALU(算术逻辑单元)
    应用背景它的ALU设计。可以执行7个功能。这是描述在代码。这是一个工作的代码。关键技术关键技术是采用组合技术。它使用行为和门级建模。
    2022-01-25 20:14:28下载
    积分:1
  • FPGA_UART
    用Verilog语言实现的FPGA UART独立收发模块 思路简单,代码简洁。在Lattice LFE3EA VERSA开发板上验证通过,编译器Lattice Diamond. 功能:串口收到数据后立即回传,此后每一秒串口数据+1再发送。(Using Verilog language independent of FPGA UART transceiver idea is simple, concise code. Development board in Lattice LFE3EA VERSA verified by the compiler Lattice Diamond. Features: Serial data is received immediately after the return, then every second serial port and then send the data+ 1.)
    2011-10-03 13:18:56下载
    积分:1
  • psk_rician-channel-MATLAB
    QPSK在赖斯信道下的模拟仿真,包括K=6和K=10下的情况(QPSK in, Laisi Xin Road, under the simulation, including the case of K = 6 and K = 10 under)
    2013-04-26 21:30:18下载
    积分:1
  • Block-cipher-lock
    密码锁verilog源代码,包括四个七段数码管显示模块,设置密码以及输入密码校验模块(Password lock Verilog source code, including four of seven digital tube display module, set the password and password verification module)
    2014-01-11 23:57:19下载
    积分:1
  • SD卡控制器verilog
    sd卡读写,仿真模型,testbanch测试文件(sdcard read write and sdcard model)
    2021-04-21 16:28:49下载
    积分:1
  • 696518资源总数
  • 104841会员总数
  • 23今日下载