登录
首页 » Verilog » ALU(算术逻辑单元)

ALU(算术逻辑单元)

于 2022-01-25 发布 文件大小:18.96 kB
0 88
下载积分: 2 下载次数: 1

代码说明:

应用背景它的ALU设计。可以执行7个功能。这是描述在代码。这是一个工作的代码。关键技术关键技术是采用组合技术。它使用行为和门级建模。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL-for-engineers
    本书比较系统地介绍了VHDL 的基本语言现象和实用技术全书以实用和可操作 为基点简洁而又不失完整地介绍了VHDL 基于EDA 技术的理论与实践方面的知识 其中包括VHDL 语句语法基础知识第1 章第7 章逻辑综合与编程技术第9 章 有限状态机及其设计第10 章基于FPGA 的数字滤波器设计第11 章多种常用 的支持VHDL 的EDA 软件使用介绍第12 章VHDL 数字系统设计实践介绍第13 章和大学生电子设计赛题的VHDL 应用介绍第14 章全书列举了大量VHDL 设 计示例其中大部分经第12 章介绍的VHDL 综合器编译通过第13 章的程序绝大部分 都通过了附录介绍的EDA 实验系统上的硬件测试可直接使用书中还附有大量程序 设计和实验/实践方面的习题 本书可作为高等院校的电子工程通信工业自动化计算机应用技术电子对抗 仪器仪表数字信号处理图像处理等学科领域和专业的高年级本科生或研究生的VHDL 或EDA 技术课程的教材及实验指导也可作为相关专业技术人员的自学参考书(VHDL for engineers)
    2013-10-29 09:33:59下载
    积分:1
  • i2c_master
    verilog i2c master rtl+testbench 转自特权同学(verilog i2c master rtl+testbench)
    2017-06-15 16:30:14下载
    积分:1
  • 六进制
    非常基础且实用的六进制加法器,采用VERILOG语言编写而成。(very common and uesfully tool--counter6, iy is writed by Verilog.)
    2017-11-25 23:25:39下载
    积分:1
  • USB驱动程序和FPGA VGA接口
    这是一个USB弹跳Altera de2-115板球和VGA驱动程序源代码。请注意,这是在它是100%兼容SystemVerilog语言Verilog(IE可以重命名文件。V和它仍然有效)。我建议使用DE2板的编制是什么我使用。一个弹跳球测试图像来验证驱动器工作正常,如果你没有看到在启动时的橙色球作为一种诊断你的VGA连接不正确安装。
    2022-02-26 03:27:48下载
    积分:1
  • ahb_sramc_svtb
    ahb总线Verilog代码及sv仿真文件(ahb bus Verilog code and sv simulation code)
    2021-05-14 14:30:02下载
    积分:1
  • 层合板刚度
    层合板的刚度的计算和验算,包括拉伸刚度A、弯曲刚度D以及耦合刚度B。 首先要给定层合板的各个参数,具体有:层合板的层数N;各单层的弹性常数E1、E2、 、G12;各单层对应的厚度;各单层对应的主方向夹角 。(The stiffness of laminated plates is calculated and checked, including tensile stiffness, A, flexural stiffness, D and coupling stiffness B. First of all, it is necessary to give the parameters of laminated plates, such as the number of plies N, the elastic constants of each layer, E1, E2, and G12, the thickness of each monolayer, and the angle of the main direction corresponding to each single layer.)
    2021-01-18 09:28:43下载
    积分:1
  • shuzizhongsheji
    有用的数字钟设计文档,有秒表、闹钟等模块,希望对大家有用!(JUST LEARN FROM IT!!ENJOY!)
    2013-07-18 11:02:24下载
    积分:1
  • xapp1251
    说明:  1. REVISION HISTORY 2. OVERVIEW 3. SOFTWARE TOOLS AND SYSTEM REQUIREMENTS 4. DESIGN FILE HIERARCHY 5. INSTALLATION AND OPERATING INSTRUCTIONS 6. SUPPORT
    2020-11-07 09:49:49下载
    积分:1
  • 用Verilog实现的中值滤波代码
    在ISE下的中值滤波代码,采用的Verilog HDL语言,已经验证通过,方法简单,适合初学者使用,欢迎改进交流。。。。。。。。。。
    2023-05-17 13:00:03下载
    积分:1
  • robust_fir_latest.tar
    滤波器 Generaic FIR Filter(Generaic FIR Filter)
    2011-11-17 15:51:23下载
    积分:1
  • 696518资源总数
  • 105935会员总数
  • 25今日下载