登录

最新会员 最新下载

成为了本站VIP会员

01月27日 22:43

成为了本站VIP会员

01月22日 20:09

成为了本站VIP会员

01月20日 22:20

成为了本站VIP会员

01月04日 12:02

成为了本站VIP会员

2025-12-30 11:54

成为了本站VIP会员

2025-12-30 00:30
已选条件
  1. 编程语言:Verilog
  2. 代码类别:物联网
  3. 发布时间:半年内
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. 简易信号发生器 FPGA

说明:  简易信号发生器,可以实现简单的信号实现,任意波编辑,通过FPGA的verilog语言实现功能,自测可以正常使用。(Simple signal generator, can realize simple signal realization, arbitrary wave editing, through FPGA Verilog language function, self-test can be used normally.)

2
下载
352
浏览
2021-03-25发布