登录
首页 » Others » 大家来找茬手机小游戏开发【源码+教程】

大家来找茬手机小游戏开发【源码+教程】

于 2020-11-28 发布
0 266
下载积分: 1 下载次数: 1

代码说明:

游戏源代码,不多介绍了,下载下来学学吧!如果您下载了这份资源,也请看看我的其他同类资源,期待与您进一步交流。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • RRT_MATLAB序(带中文注释)
    RRT_MATLAB程序(带中文注释),在matlab2015运行可行,中文注释自己写的
    2020-12-11下载
    积分:1
  • Visual C++课设计案例精(附书代码)(全)
    Visual C++课程设计案例精编(附书代码)作者:夏崇镨 任海军 余健第1章 Visual C++概述 第2章 MFC基础案例代码3~11章,代码全,已经删除运行结果,资源小。3GPA计算器 4聊天程序 5通讯录 6餐厅管理系统7商品库存管理系统 8旅馆管理系统 9图书馆管理系统10本科生信息管理系统 11出租车管理系统
    2021-05-06下载
    积分:1
  • 30天学通Java项目案例开发(完整源代码)
    30天学通 Java 项目案例开发 完整 源代码零积分第1章 预备知识第2章 东方大学学生成绩管理系统第3章 广陵学院图书馆管理系统第4章 讯时个人通讯录第5章 火车车次查询系统第6章 瑞捷商贸有限公司POS系统第7章 长河实业人事管理系统第8章 网络中国象棋对战第9章 局域网坦克大战第10章 购物新天地网上商城第11章 海川酒店预订系统
    2020-06-23下载
    积分:1
  • 卷积神经网络matlab代码
    卷积神经网络的matlab代码,代入数据就可以成功运行!!
    2020-11-28下载
    积分:1
  • 小甲鱼Python课后答案
    小甲鱼零基础入门学习Python课后题答案全解。
    2020-12-11下载
    积分:1
  • 用Multisim实现整点报时数字式可调电子时钟的设计
    是个压缩包用Multisim实现整点报时数字式可调电子时钟的设计。rar
    2020-06-30下载
    积分:1
  • GripV3.8智能辑器【开源辑器】
    GripV3.8智能编辑器【开源编辑器】自动编辑 GRS 生成 GRI 和 GRX 并判断GRIP语法是否错误
    2020-07-01下载
    积分:1
  • 基于混合遗传算法车间调度优化(论文+序)
    基于混合遗传算法车间调度优化(论文+程序) 好资源不容错过
    2020-12-11下载
    积分:1
  • 识别红绿灯的源码集合
    matlab,python,opencv,c++等多种语言,多个项目源码
    2020-11-27下载
    积分:1
  • MPU-6050 六轴传感器数据手册(中文)
    MPU-6050 六轴传感器数据手册(中文)T。pvewTop View88昌翼24123122212019CLKIN18 GNDCLKIN 118 GNDNc 217|NcNC 2Nc6NCNc 316NCMPU-6000MPU-6050Nc16 NCNc514NCAUX DA613VDDAUX_DA613VDDmoQB5B召azQFN PackageQFN Package24-pin, 4mm x 4mm xo9mm24-pin, 4mm x 4mm x 0.9mm+2+7.2典型应用GNDCr 10n2巴2222l2巴2凹2CLKINMPU600回而MPU-6050 sAX CLAUX CLGNDClVLOGIC△NDGNDTypical Operating Circuits73所用电容规格器件标签规格数量校准滤波电容(Pm10)C1陶瓷,Ⅹ7R,0.1uF±10%,2VVDD旁路电容(Pin13)C2陶瓷,Ⅹ7R,0.1uF±10%,4∨电荷泵电容(Pin20)C3陶瓷,Ⅹ7R,10UF±10%,50VLOGC旁路电容(Pin8)C4陶瓷,X7R,10uF±10%,4V7.4上电过程建议Power-Up Sequencing1. TVDDR is VDD rise time: Time for vdd to risefrom 10% to 90% of its final valueVDDR2. TVDDR is $100msec3. tvr is VLOGIC rise time: Time forVLOGIC to rise from 10% to 90% of its finalVDDvaltlVR4. TVGR is S3msec90%5. TvG-VDD is the delay from the start of VDDramp to the start of VLOGIC riseVLOGIC10%6. TVLGVDD is 20: VLOGIC amplitude mustalways be sVDD amplitude7. VDD and VLOGIC must be monotonicramps1.VLOG|C振幅必须sVDD振幅2.VDD上升时间(TvDR)为实际值的10%到90%之间3.VDD上升时间(TvDR)≤100ms4.ⅥLOGC上升时间( TVLGR)为实际值的10%到90%之间5. VLOGIO上爪时间(TvcR)≤3ms6. TVG-VDD为从VDD上升沿到LOG|C上升沿的时间7.VDD和ⅥLOGC必须是单调边沿7.5系统结构图CLKINCLKOUTacknowledgSCL FROMMASTER8clock pulse forSTARTacknowledgementconditionAcknowledge on the ic bus通信开始标志(S)发出后,主设备会传送一个7位的Save地址,并且后面跟着一个第8位,称为Read/ Write位。R^W位表小主改备是在接受从改备的数据还是在向其写数据。然后,主设备释放SDA线,等待从设各的应答信号(ACK)。每个字节的传输都要跟随有一个应答位。应答产生时,从设备将SDA线拉低并且在SCL为晑电平时保持低。数据传输总是以停止标志(P)结束,然后释放通信线路。然而,主设备也可以产生重复的开始信号去操作另一台从设备,而不发出结束标志。综上可知,所有的SDA信号变化都要在SCL时钟为低电平时进行,除了廾始和结束标志。SDA91-7891-7START ADDRESS RN ACKDATAACKDATAACK STOPconditionComplete IC Data Transfer如果要写MPU-60X0寄存器,主设备除了发出开始标志(S)和地址位,还要加一个R∧W位,0为写,1为读。在第9个时钟周期(高电平时),MPU-60X0产生应答信号。然后主设备开始传送奇行器地址(RA),接到应答后,开始传送寄存器数据,然后仍然要有应答信号,依次类推。单字节写入时序Master S AD+WRADATASlaveACKACKACK连续写入时序
    2020-12-05下载
    积分:1
  • 696518资源总数
  • 105873会员总数
  • 12今日下载