登录
首页 » Others » 基于verilog语言的数字时钟设计

基于verilog语言的数字时钟设计

于 2020-11-30 发布
0 303
下载积分: 1 下载次数: 2

代码说明:

有计时,跑表,闹钟,调整时间四大功能,功能完善,消逗也不错,

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于stm32制作的电子体重秤源码
    本人毕业设计所做,经测试可以获得体重数据并实时显示,采用hx711作为数据采集器,stm32为处理器,lcd液晶屏显示出来
    2020-11-05下载
    积分:1
  • kohonen网络的聚类算法
    本代码主要利用MATLAB工具对kohonen算法进行仿真,实现对网络入侵的聚类
    2020-12-10下载
    积分:1
  • 华为高速数字电路设计-华为黑魔书
    【实例简介】这本书是专门为电路设计工程师写的。它主要描述了模拟电路原理在高速数字电路设计中 的分析应用。通过列举很多的实例,作者详细分析了一直困扰高速电路路设计工程师的铃流、串 扰和辐射噪音等问题。 所有的这些原理都不是新发现的,这些东西在以前时间里大家都是口头相传,或者只是写 成应用手册,这本书的作用就是把这些智慧收集起来,稍作整理。在我们大学的课程里面,这些 内容都是没有相应课程的,因此,很多应用工程师在遇到这些问题的时候觉得很迷茫,不知该如 何下手。我们这本书就叫做“黑宝书”,它告诉了大家在高速数字电路设计中遇到这些问题应该 怎么去解决,他详细分析了这些问题产生的原因和过程。
    2021-11-10 00:31:46下载
    积分:1
  • 基于FPGA的fir滤波器序verilog代码
    基于FPGA的fir滤波器程序,verilog代码
    2020-12-12下载
    积分:1
  • 单元平均恒虚警检测仿真(卷积实现)
    【实例简介】单元平均恒虚警率检测是雷达目标检测的重要方法,本代码改进了前一版本的循环方法,采用卷积(FFT)的实现方式,提高了运算效率,同时精度保持不变。代码详细给出了信号产生、加噪、脉冲压缩和CFAR阈值设置的过程,给出了理论计算结果和数据仿真结果,对初学者具有较好的指导作用。
    2021-11-13 00:31:41下载
    积分:1
  • ROS+VLAN25条ADSL 多线拔号
    ROS+VLAN25条ADSL 多线拔号ROS+VLAN25条ADSL 多线拔号ROS+VLAN25条ADSL 多线拔号
    2020-11-28下载
    积分:1
  • STM32模拟VGA时序,单色显示
    STM32模拟VGA显示的小程序,亲测能用,代码是从国外一个技术网站下载,根据自己的需要,移植并修改。
    2020-11-27下载
    积分:1
  • MSP430简易示波器
    基于MSP430单片机和12864图形液晶的简易示波器
    2021-02-23 02:09:41下载
    积分:1
  • 《超智能体》
    通过理解智能,学习如何学习。机器学习 深度学习的入门资料。
    2020-12-12下载
    积分:1
  • android安卓百度地图开发,实现输入起点、目标地址实现导航
    android安卓百度地图开发,实现输入起点,目的地实现导航功能,通过修改百度地图官方导航Demo实现的,代码简介,备注清晰详细,值得参考学习。
    2020-12-06下载
    积分:1
  • 696518资源总数
  • 106148会员总数
  • 10今日下载