-
verilog编程实现的数字钟
verilog编程实现的数字钟，里面有详尽的注释，整个工程直接打包，里面有波形图仿真，程序代码.v文件，可以直接下载到FPGA上运行显示，是电子线路测试实验的验收程序，扩展功能任意闹钟（手动设置时间）12小时/24小时切换自动报整点时数（几点响/亮几下）。基本功能以数字形式显示时、分；秒的用LED小时；能手动校时、校分
- 2020-12-12下载
- 积分：1
-
用户登录模板
开发一个J2EE系统常要用到登录页面，这个登录页面会使您的系统耳目一新。HTML/JSP模版：登录模板。
- 2020-11-30下载
- 积分：1
-
matlab求最小矩形
本资源包含求图片中最小矩形的函数（minboundrect.m）本函数已经流传多年，非常经典。还包括一个测试程序以及测试图片！本人已经测试过了，可以运行，希望对您有用！
- 2020-12-01下载
- 积分：1
-
任意N位和M位的乘法器VHDL实现（代码）
我是2014级复旦的研究生。这是用VHDL语言设计的任意的M乘以N位的乘法器。设计中，被乘数和乘数的位数是通过参数来设置的，可由你来修改。我已写好了testbench。可放心使用。
- 2021-05-06下载
- 积分：1
-
点云三维重构delaunay三角剖分，MATLAB源码，正确可运行，有结果图
用powercrust算法实现的delaunay三角剖分算法，用到了MATLAB的delaunayn函数库，有兔子等点云源数据和完整的代码，程序可运行，亲测可用
- 2020-11-28下载
- 积分：1
-
基于均匀信道化滤波器组的研究与设计
信道化作为软件无线电系统和宽带数字接收机的关键技术之一，而多相滤波结构的信道化处理技术和滤波器组的设计一直是研究难点。根据多相滤波结构，本文给出一种有限冲激响应滤波器的设计方法，然后根据均匀信道化的要求设计出均匀滤波器组，设计出的原型滤波器能够无失真采样滤波并能重构。利用等波纹设计的同时，使优化所得通带波纹数量级达到10-3，衰减达到-100dB。利用matlab设计及仿真表明，该设计是可靠的，可作为高速率滤波器设计的方法。
- 2020-12-01下载
- 积分：1
-
电力监控SCADA软件开发（上海交大）
伴随着在两年计算机专业学习的结束，在老师的辛勤培养下，我的软件知识得到了拓展，编程水平得到了提高，使我依靠自己的力量编写电力SCADA软件的想法成为可能。虽然自己过去也长久从事于电力继保行业的产品开发，调试和试验，但是由于过去所学专业的局限性，始终无法全面了解国外后台系统（即上位机系统）的具体实现原理；通过这两年的学习，不但使自己对国外系统的产品有了深入的了解而且使自己编写电力SCADA系统成为可能，借助这次毕业设计的机会，我将自己长久以来的一些想法，结合自己的工作，对不久前自己开发的这套软件进行了升级，在导师的鼓励和帮助下，完成了这篇毕业论文。
- 2020-12-04下载
- 积分：1
-
matlab提取图片中的曲线数据.zip
【实例简介】教你如何用matlab提取图片中的数据 对写论文很有用
- 2021-11-21 00:54:16下载
- 积分：1
-
SystemVerilog三本经典书打包
A Practical Guide for SystemVerilog Assertions+SystemVerilogForDesign+SystemVerilogforVerificationSystemVerilog三本经典书打包
- 2020-12-09下载
- 积分：1
-
单相桥式和三相桥式全控整流电路仿真报告
单相桥式整流电路,三相桥式全控整流电路仿真报告,simuling建模
- 2021-05-06下载
- 积分：1
