登录
首页 » VHDL » 以前在学校里的课程设计,使用verilog编写的一个CPU程序,可以下板子...

以前在学校里的课程设计,使用verilog编写的一个CPU程序,可以下板子...

于 2022-01-20 发布 文件大小:6.36 kB
0 133
下载积分: 2 下载次数: 1

代码说明:

以前在学校里的课程设计,使用verilog编写的一个CPU程序,可以下板子-Ago in the school curriculum design, the use of Verilog CPU prepare a procedure under the board

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PL_2FSK
    基于VHDl的2FSK调制!用的是altera的quartus11软件(Based on VHDl the 2FSK modulation)
    2012-12-13 17:20:54下载
    积分:1
  • 在 VHDL 乒乓 P 楚方法之后写的定时器模块
    这是一个简单的定时器模块使用计数器
    2022-03-06 05:59:32下载
    积分:1
  • The use of Altera' s FPGA
    使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上实现先进先出的队列。-The use of Altera" s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 Development Board to achieve FIFO queue.
    2022-05-14 03:33:12下载
    积分:1
  • PWM
    基于FPGA的PWM控制器设计,包含ADC0820模块,按键扫描,PID,PWM控制器等模块,VHDL语言完成,已仿真通过(PWM controller design based on FPGA, including ADC0820 module, key scan, PID, PWM controllers and other modules, VHDL language completed, through simulation)
    2016-05-01 15:05:58下载
    积分:1
  • 内有LED译码器,汉明纠错译码器,地址译码器,最高优先译码器,双2-4译码器等VHDL的源代码...
    内有LED译码器,汉明纠错译码器,地址译码器,最高优先译码器,双2-4译码器等VHDL的源代码-decoder, Hamming error correction decoder, address decoder, the highest priority decoder, dual 2-4 decoder such as VHDL source code
    2022-12-30 11:40:03下载
    积分:1
  • VGAzifuxianshi
    用VERILOG编写的VGA字符显示,可以在电脑屏幕上显示字符,已通过测试(Prepared with the VERILOG VGA character display, can display characters on a computer screen, has been tested)
    2011-01-01 14:50:47下载
    积分:1
  • PCIe
    本书共由三篇组成。其中第一篇由第1~3章组成,介绍PCI总线的基础知识。第二篇 由第4~13章组成,介绍PCIExpress总线的相关概念。第二篇的内容以第一篇为基础。(This book comprises a total of three components. The first chapter from the first 1-3 chapters, introduces the basics of the PCI bus. Second by the first 4 to 13 chapters, introduces concepts related PCIExpress bus. The contents of the first to second basis.)
    2020-06-26 17:20:02下载
    积分:1
  • The document may download to FPGA chip to complete the clock divider,serial
    本文件是可以直接使用下载到FPGA里面使用,里面包含时钟分频电路,串并转换和并串转换电路,多通道信号加权的乘加电路等。-The document may download to FPGA chip to complete the clock divider,serial-to-parallel,parallel-to-serial,and multiple-add circuit for multiple channels weight calculation
    2022-09-03 00:05:03下载
    积分:1
  • VHDL,verilog串并转换源程序 Xilinx公司参考资料
    VHDL,verilog串并转换源程序 Xilinx公司参考资料-VHDL, verilog Series and conversion company Xilinx reference source
    2023-04-26 17:40:03下载
    积分:1
  • 这是用VHDL编写的FPGA与计算机进行串口通信的程序和一个LED程序...
    这是用VHDL编写的FPGA与计算机进行串口通信的程序和一个LED程序-VHDL and FPGA prepared by the computer serial communication procedures and an LED procedures
    2022-01-25 15:54:47下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载