网站首页

VHDL实现 8051 CPU核 Oregano Systems 8

于 2022-01-21 发布文件大小:599.61 kB

 0  123

下载积分: 2 下载次数: 1

我要下载

代码说明：

VHDL实现 8051 CPU核 Oregano Systems 8-bit Microcontroller IP-Core-VHDL 8051 CPU nuclear Oregano Systems 8-bit Mic rocontroller IP-Core

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

键盘扫描，实现4×4键盘扫描功能，实现在数码管上显示相应的数字...
键盘扫描，实现4×4键盘扫描功能，实现在数码管上显示相应的数字-Keyboard scanning, the realization of 4 × 4 keyboard scan function, the realization of digital tube display in the corresponding figure

2022-02-06 05:08:26下载

积分：1
vhdl adder with two input 4
vhdl adder with two input 4-bit and output of 4 bits and carry

2022-11-16 00:35:03下载

积分：1
RapidIO_avalonst
RapidIO：使用Avalon-ST直通接口的实现方法，可以在fpga上实现(rapidio altera)

2017-05-31 22:50:11下载

积分：1
Verilog代码。注册成功，对FPGA的使用标准单元库…
verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.

2022-01-31 00:50:36下载

积分：1
Риторика_Зачетная работа
access must be conf urr arr

2019-05-29 20:23:53下载

积分：1
键盘输入液晶模块显示字符,在液晶显示屏上显示从PS2键盘输入的字符...
键盘输入液晶模块显示字符,在液晶显示屏上显示从PS2键盘输入的字符-Keyboard input LCD display module characters displayed in the LCD screen from the PS2 keyboard input characters

2022-10-02 08:20:03下载

积分：1
PSK
实现psk调制解调，vhdl代码，仿真文件也有(psk shixian tiaozhiyujietiao)

2013-04-10 14:24:53下载

积分：1
disparity
Disparity mapp code in VHDL

2017-11-30 14:48:59下载

积分：1
SimpleSpi
master spi的源代码（verilog），包括文档，测试程序(master spi the source code (verilog), including documentation, testing procedures)

2007-01-29 21:03:51下载

积分：1
ambe_rx_tx
AMBE2000的压缩数据输出输入的Verilog代码，实现了自回环（loopback）效果. 希望对学习verilog语言的同学有所帮助。(The Verilog code of AMBE2000. input and output of compressed data to achieve a self-loop (loopback) effect. hope to help the one who is studying the verilog language.)

2014-03-19 08:55:46下载

积分：1

696518资源总数
106242会员总数
10今日下载

VHDL实现 8051 CPU核 Oregano Systems 8

0 个回复

热门标签

热门下载