-
移位寄存器(右移和左移)
module shiftrne(R,L,E,w,Clock,Q);
parameter n=4;
input [n-1:0]R;
input L,E,w,Clock;
output reg [n-1:0]Q;
integer k;
always@(posedge Clock)
begin
if(L)
Q
- 2023-08-01 00:40:03下载
- 积分:1
-
DDR2控制器,verilog源码
利用verilog编写的ddr2控制器,实现了ddr2的读写功能,在xilinx vietex5上得以实现,实现了成像算法中的数据转置,啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊
- 2022-05-16 19:11:59下载
- 积分:1
-
Ultrasound
软件环境:TI的zstack协议栈
硬件:CC2530无线单片机
功能:利用超声波模块实现测距(该模块型号:HC-SR04 在淘宝上非常常见) 可测2厘米到3米距离(Software environment: TI' s zstack protocol stack hardware: CC2530 wireless microcontroller features: use of ultrasonic ranging module (the module Model: HC-SR04 on Taobao very common) can be measured 2 cm to 3 meters)
- 2020-12-28 23:39:02下载
- 积分:1
-
第六部分 锁相环PLL例程
PLL,即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率,相位的时钟信号。所以,一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。FPGA的设计中,时钟系统的FPGA高速的设计极其重要,一个低抖动, 低延迟的系统时钟会增加FPGA设计的成功率。
本实验将通过使用PLL, 输出一个方波到开发板上的SMA接口来给大家演示在ISE软件里使用PLL的方法。
- 2022-12-02 02:20:03下载
- 积分:1
-
gtx
说明: ip core of the transceiver gtx
- 2019-04-02 00:10:03下载
- 积分:1
-
dec2_4
decoder 2-4
digital core
- 2016-05-20 03:50:28下载
- 积分:1
-
a2013_TCAS_NB-LDPC_decoder
Design of a GF(64)-LDPC Decoder Based on the
EMS Algorithm
- 2016-06-17 18:04:14下载
- 积分:1
-
低通滤波器Verilog代码
多频信号通过低通滤波器,使用Verilog语言进行设计,多频信号是正弦信号。
- 2022-07-03 16:18:52下载
- 积分:1
-
基于FPGA的QPSK调制解调
基于FPGA的QPSK调制解调,正交调制输出,解调包括NCO,载波同步,定时同步。modelsim仿真实测通过。
- 2022-02-12 13:01:39下载
- 积分:1
-
CodedLOCK
基于FPGA的电子密码锁设计与实现,语言是VHDL语言,有注释(FPGA-based design and implementation of electronic locks, language is VHDL language, annotated)
- 2013-08-27 21:37:06下载
- 积分:1