登录
首页 » Verilog » FPGA硬件实现数字时钟

FPGA硬件实现数字时钟

于 2022-01-21 发布 文件大小:1.29 MB
0 84
下载积分: 2 下载次数: 1

代码说明:

数字时钟:数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,已得到广泛的使用。 另外让我想到实验三的任务四就类似与做一个数字时钟,0分00秒到9分59秒,当时只是只实现了计数,暂停,清零的功能还有校分和报时的功能没有实现,于是就想自己做一个真正的时钟时分秒都能显示并且能清零、校分、整点报时。 做一个数字时钟,从00时00分00秒到23时59分59秒的数字时钟,其中一个开关管脚可以清零使数码管直接显示00时00分00秒,一个LED管脚整点报时,只要29分或者59分就亮一分钟,两个校分开关管脚一个用来拨快分显示器、一个用来拨慢分显示器,两个校时开关管脚一个用来拨快时显示器、一个用来拨慢时显示器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 移位寄存器(右移和左移)
    module shiftrne(R,L,E,w,Clock,Q);   parameter n=4;   input [n-1:0]R;   input L,E,w,Clock;   output reg [n-1:0]Q;   integer k;      always@(posedge Clock)   begin     if(L)         Q
    2023-08-01 00:40:03下载
    积分:1
  • DDR2控制器,verilog源码
    利用verilog编写的ddr2控制器,实现了ddr2的读写功能,在xilinx vietex5上得以实现,实现了成像算法中的数据转置,啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊
    2022-05-16 19:11:59下载
    积分:1
  • Ultrasound
    软件环境:TI的zstack协议栈 硬件:CC2530无线单片机 功能:利用超声波模块实现测距(该模块型号:HC-SR04 在淘宝上非常常见) 可测2厘米到3米距离(Software environment: TI' s zstack protocol stack hardware: CC2530 wireless microcontroller features: use of ultrasonic ranging module (the module Model: HC-SR04 on Taobao very common) can be measured 2 cm to 3 meters)
    2020-12-28 23:39:02下载
    积分:1
  • 第六部分 锁相环PLL例程
    PLL,即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率,相位的时钟信号。所以,一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。FPGA的设计中,时钟系统的FPGA高速的设计极其重要,一个低抖动, 低延迟的系统时钟会增加FPGA设计的成功率。 本实验将通过使用PLL, 输出一个方波到开发板上的SMA接口来给大家演示在ISE软件里使用PLL的方法。
    2022-12-02 02:20:03下载
    积分:1
  • gtx
    说明:  ip core of the transceiver gtx
    2019-04-02 00:10:03下载
    积分:1
  • dec2_4
    decoder 2-4 digital core
    2016-05-20 03:50:28下载
    积分:1
  • a2013_TCAS_NB-LDPC_decoder
    Design of a GF(64)-LDPC Decoder Based on the EMS Algorithm
    2016-06-17 18:04:14下载
    积分:1
  • 低通滤波器Verilog代码
    多频信号通过低通滤波器,使用Verilog语言进行设计,多频信号是正弦信号。
    2022-07-03 16:18:52下载
    积分:1
  • 基于FPGA的QPSK调制解调
    基于FPGA的QPSK调制解调,正交调制输出,解调包括NCO,载波同步,定时同步。modelsim仿真实测通过。
    2022-02-12 13:01:39下载
    积分:1
  • CodedLOCK
    基于FPGA的电子密码锁设计与实现,语言是VHDL语言,有注释(FPGA-based design and implementation of electronic locks, language is VHDL language, annotated)
    2013-08-27 21:37:06下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载