登录
首页 » Verilog » 双端口 ram,读写

双端口 ram,读写

于 2023-02-16 发布 文件大小:15.79 kB
0 135
下载积分: 2 下载次数: 1

代码说明:

此代码包含真正的双端口 ram 接口使用 verilog 代码。在这里,您可以检查读的操作,写操作。通过仿真验证。包括的每个行的注释,理解的操作和流程的代码。去通过它以供参考。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA实现Jpeg压缩,和视频采集程序
    说明:  FPGA实现Jpeg压缩,和视频采集程序(Zynq - Main - register access Mio)
    2020-03-13 23:25:40下载
    积分:1
  • PID controller verilog源代码
    The PID controller IP core performs digital proportional–integral–derivative controller (PID controller) algorithm. The algorithm first calculates the error between a measured value (PV) and its ideal value (SP), then use the error as an argument to calculate the manipulate value(MV). The MV will adjust the process to minimize the error. It can be used to calculate duty cycle for PWM (Pulse Width Modulation).
    2022-09-23 12:05:03下载
    积分:1
  • D_flip
    source vhdl code of D flipflop logic
    2011-03-18 17:49:28下载
    积分:1
  • Cordic_matlab
    实现自然对数运算的cordic算法的matlab浮点仿真,以及针对FPGA硬件平台的定点仿真测试(Achieve natural logarithm of cordic algorithm matlab floating point emulation, and FPGA hardware platform for fixed-point simulation testing)
    2013-11-01 15:10:09下载
    积分:1
  • SDC_RDC
    基于FPGA的双通道旋转变压器测角系统硬件设计,分析的比较清楚。(FPGA based dual channel rotary transformer angle measurement system hardware design, analysis of the relatively clear.)
    2011-08-07 20:23:10下载
    积分:1
  • verilogdct
    dct实现verilog hdl的数字图像处理,源代码(dct achieve verilog hdl digital image processing, source code)
    2020-12-02 17:49:26下载
    积分:1
  • 4点基2按时间抽取的FFT处理器设计
    基于Verilog HDL的4点流水线式FFT处理器设计。采用按时间抽取的基2编写。
    2022-12-06 02:15:04下载
    积分:1
  • CMOS 全加法器设计使用 DPL 逻辑
    我们目前与另类的内部逻辑结构和通晶体管逻辑样式,导致有降低的功耗-延时产品 (PDP) 设计的两个高速和低功耗全加器细胞。我们开展了反对其他全加法器报告为具有低的 PDP,速度、 功耗和面积的比较。全加法器 0.18 m,与 CMOS 工艺设计和测试使用综合试验台,允许电流取自全加器的投入,除了从电源提供的电流测量。布线后仿真结果表明拟议的全加法器优于参展只有 40%的相对面积的 80%,平均 PDP 优势及其同行。 拟议的系统: 在拟议的方法中,不产生信号内部控制输出多路复用器的选择。的输入的信号,表现出充分的电压摆幅和没有额外的延迟,相反,用来驱动多路复用器,减少整体的传播延迟。为输入的容性负载已减少,因为它仅连接到一些晶体管盖茨和一些排水渠或源的终端。
    2022-02-04 20:41:46下载
    积分:1
  • EP3C16_Nios_MMA7455
    实现基于NIOS的 EP3C16与加速度传感器NMA7455的IIC基本通信(Realization of based on NIOS EP3C16 and acceleration sensor NMA7455 IIC of basic communication )
    2013-01-29 13:22:50下载
    积分:1
  • 防盗灯verilog
    利用XC9572-PQ44(Xilinx CPLD)制作的一款家用防盗报警器的Verilog源代码及原理图,当房门打开后,15秒内若没有按下Key1,则会自动拨打设定手机号(当然,要另连接一台手机)
    2022-01-26 14:59:55下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载