网站首页

FPGA_UART_FIFO

于 2022-01-21 发布文件大小:6.26 MB

 0  137

下载积分: 2 下载次数: 2

我要下载

代码说明：

fpga与pc的串口通信，使用fifo作为数据缓存。数据从串口读入，存入读取缓存rdfifo里面，然后由控制模块控制，将数据存入写出缓存wrfifo中，串口TX口向WRFIFO发出读取数据的请求，读取数据。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Actel的core8051
Actel的core8051，周立功在做，免费版没有片上调试功能、无跟踪寄存器、无硬件触发器，代码不可见

2022-03-21 13:55:23下载

积分：1
Vivado框图设计在zedboard示范基本的硬件
应用背景大多数Zedboard平台创造巨大的项目为示范能力Zedboard。本设计实现了全合成，证明目标Zedboard工作。它集锦GPIO模块和所有的默认命名的单主机双奴隶配置的AXI总线的公约。实例化一块Xilinx互连标准复位块。关键技术新的FPGA的发展发生所有的时间。本设计的基准电流软件Xilinx和Vivado工具自动化。Tcl脚本是不包括在内，用户精通当前工具能够从源中提取数据流。在赛灵思WebPACK创建的项目，而是一个开端的用户可以在伊拉降看信号发送到GPIO块学习互连IP

2022-03-06 15:15:37下载

积分：1
UDP_Core
本人用verilog编写的UDP协议，经测试可用。(I am prepared to use verilog UDP protocol, the test is available.)

2021-04-05 04:39:03下载

积分：1
DAC_VHDL
DAC VHDL code using SPI method

2016-11-09 19:53:01下载

积分：1
Altera公司提供的千兆网程序
该源代码下载之Altera官网，使用于Altera公司提供的3C120板子，但是里面的千兆以太网的程序还是可以借鉴的。它使用了Altera公司提供的Triple-Speed-Ethernet的IP核构建了Qsys系统，然后在nios2中编写程序。

2022-03-02 21:24:15下载

积分：1
rectifier
三相PWM整流，实现功率双向流动,可保持直流侧电压稳定(three-phase PWM rectifier, power can bidirectional flow ，can maintain the stable DC voltage)

2012-11-28 09:19:54下载

积分：1
basic_cpu_mano_ise_vhdl
morris mano basic vhdl code in ise

2014-01-13 05:52:01下载

积分：1
1151175
Image Embedded VHDL Code by using watermarking technique

2013-03-14 16:53:07下载

积分：1
v5_emac
以太网的FPGA程序实现以太网的FPGA程序实现以太网的FPGA程序实现(enternet verilog fpga)

2013-12-15 23:08:11下载

积分：1
BCH_EncDec_Matlab
bch编解码的完整版，本人已经做过fpga实现，就是按照该程序为原型，绝对可运行(bch decoding the full version, I have done fpga implementation is in accordance with the procedure for the prototype, can certainly run)

2011-10-27 21:55:11下载

积分：1

696518资源总数
106208会员总数
21今日下载

FPGA_UART_FIFO

0 个回复

热门标签

热门下载