登录
首页 » Verilog » FPGA_UART_FIFO

FPGA_UART_FIFO

于 2022-01-21 发布 文件大小:6.26 MB
0 120
下载积分: 2 下载次数: 2

代码说明:

fpga与pc的串口通信,使用fifo作为数据缓存。数据从串口读入,存入读取缓存rdfifo里面,然后由控制模块控制,将数据存入写出缓存wrfifo中,串口TX口向WRFIFO发出读取数据的请求,读取数据。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • I2C verilog
    I2C verilog files. Define a simple interface of I2C.After testing to ensure the using.
    2022-01-31 11:40:44下载
    积分:1
  • 11-07-11
    AD9910实现脉冲内线性调频信号,仅供参考(AD9910 to achieve linear FM pulse signal, for reference only)
    2013-09-16 10:52:00下载
    积分:1
  • code
    modelsim下的60进制计数器源码和测试激励文件(modelsim M counter 60 under the source file and test incentives)
    2009-07-17 10:26:46下载
    积分:1
  • ADC_pf89
    本verilog代码通过IIC总线实现了对 PCF8591AD、DA转换芯片的控制。适用于FPGA,亲测可用。(this is used for FPGA to control PCF8591(AD/DA) chip by verilog.)
    2020-11-28 13:09:30下载
    积分:1
  • ADC实验
    基于stm32开发平台的,模拟ad采样程序设计,可直接下载使用(stm32 zhijiexiazaishiyong)
    2018-02-02 00:32:43下载
    积分:1
  • DDC
    verilog语言实现的数字下变频设计。 在ALTERA的QUARTUS ii下实现。实用,好用。(Verilog language implementation of the digital down-conversion design. ALTERA at the implementation of QUARTUS ii. Practical, easy to use.)
    2009-03-23 20:42:56下载
    积分:1
  • uart-gen.rar
    uart-gen.rar,是关于异步通信的1.在内部环路测试没有问题,逻辑应该基本是没有问题的。但是如果转成外部通讯的话,看一下数据输入和输出时候的同步性。 2.用逻辑分析仪或者chipscope抓一下错误的数据,看能不能找到错误发生的规律。 3.请关注一下波特率的设置:在内部测试的时候是不是和外面接收时候一样,注意到波特率和频率的关系。 4.将ucf里面io试着换一下,查一下io的驱动能力,还有io最好不要悬空,接弱上拉看看。
    2022-01-25 21:16:56下载
    积分:1
  • SERDES_handbook
    SERDES资料,包括reliability_handbook,serdes_handbook,serdes_introduction(SERDES doc,include reliability_handbook,serdes_handbook,serdes_introduction)
    2017-01-12 18:28:41下载
    积分:1
  • Huffman_enc_dec
    Huffman encoder decoder verilog
    2021-03-21 00:49:17下载
    积分:1
  • flash
    本程序是fpga控制flash的读写程序,包括了程序和仿真时的测试文件(fpga flash)
    2013-07-21 14:47:36下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载