-
shuzizhong3
数字钟VHDL软件设计，包含多种功能，报时，12,24切换，调时(The design of VHDL digital clock software, including a variety of functions, timer, 12,24 switch, adjustable)
- 2016-05-27 11:41:22下载
- 积分：1
-
VER_I2C_EEPROM
EEPROM 的verilog仿真模型（cat24cxx系列）(verilog simulition Model of EEPROM,include cat24cxx)
- 2016-10-15 11:37:50下载
- 积分：1
-
LCD1602 verilog
LCD1602显示源码，verilog编写，已在版上测试过！可输入字符串显示！！！！！！！！
- 2022-07-13 15:52:45下载
- 积分：1
-
Verilog實現32筆資料奇偶归并排序
资源描述透過Verilog來實現奇偶归并排序壓縮檔中包括4 8 16 32筆資料的排序、、、oe_sort_32為32筆資料排序網絡oem_32為32筆資料排序模組
- 2023-01-25 06:20:04下载
- 积分：1
-
rs232_3
说明： 为串口收发器以及汉明编码，将电脑通过串口发送的7位数据转化成汉明码显示于led上，或把接收到的11位汉明码解码并验错纠错(For the serial port transceiver, and Hamming codes, the computer through the serial port into 7-bit data displayed on the led on the Hamming code, or to receive the 11 Hamming code error correction decoding and experience)
- 2010-04-29 22:18:02下载
- 积分：1
-
dfilpflop in behavioural
我们在vcs synopsys tools中设计了d触发器，代码是以行为模式编写的；
- 2022-01-25 21:37:57下载
- 积分：1
-
piano_final
ASK,FSK,PSK,DPSK调制解调的详细仿真代码(ASK, FSK, PSK, DPSK modulation and demodulation detailed simulation code)
- 2021-02-26 16:49:37下载
- 积分：1
-
Avalon_VGA_Controller
基于ALTERA AVALON BUS 的 VGA Controller 设计(ALTERA AVALON BUS VGA Controller )
- 2014-09-23 21:07:40下载
- 积分：1
-
EDA_C2262
Quartus_II_9.0破解器有明确的破解Quartus_II_9.0的步骤(Quartus_II_9. 0 cracked the clear cracked Quartus_II_9. 0 steps)
- 2011-11-07 21:31:47下载
- 积分：1
-
dds_vhdl
DDS的VHDL程序，相当好，值得下载，共享才是王道(DDS, VHDL program is quite good, worth downloading, sharing is king)
- 2012-06-03 22:52:55下载
- 积分：1
