登录
首页 » Verilog » verilog rgb_yuv

verilog rgb_yuv

于 2022-01-22 发布 文件大小:638.07 kB
0 109
下载积分: 2 下载次数: 1

代码说明:

AD8176的控制verilog编写,可实现RGB的自由切换,16通道进,9通道输出。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Constant_PQ_Microgid_matlab
    逆变器并网发电的主要是逆变器输出正弦波电流的控制技术,要求与电网同频同相的电流,此matlab模型中使用锁相环技术,恒功率控制,LCL滤波器技术使达到并网要求(Constant_PQ_Microgid )
    2021-04-02 10:09:07下载
    积分:1
  • str
    these are verilg prgms
    2012-12-05 18:12:51下载
    积分:1
  • fir48
    48阶FIR设计,采用VHDL语言描述,门级映射……(48-oders FIR design with VHDL language and gate level)
    2021-04-14 19:38:55下载
    积分:1
  • FIFO DESIGN
    FIFO是一种先进先出内存队列,具有管理
    2022-03-21 11:27:44下载
    积分:1
  • CORDIC16
    16次迭代的CORDIC算法,精度很高,可应用于计算反正切值(16 iterations of the CORDIC algorithm, high accuracy, can be applied to calculate arctangent)
    2010-06-01 15:23:27下载
    积分:1
  • 锁相环Verilog代码
    锁相环是通信领域最基本的元件,同时在FPGA上也有广泛的应用,本代码是锁相环PLL的Verilog HDL代码,简单易读,能够实现PLL基本的锁相、分频等功能
    2022-01-26 00:06:30下载
    积分:1
  • 华为经典FPGA设计全套入门技巧
    华为FPGA设计全套资料,学习FPGA的朋友可以下载看看。(Huawei FPGA design a full set of materials, friends learning FPGA can download and see.)
    2019-04-02 13:54:48下载
    积分:1
  • jk-filpflop
    这个是vhdl中很常见的jk filpflop的文件只用于很小数位的变化 其中的jk文件是up down运算都符合的(This is a very common vhdl jk filpflop file is only used for very small changes in a digital file which jk is up down operations are met)
    2013-11-19 11:43:07下载
    积分:1
  • Hilbert
    说明:  基于altera fpga的fir IP核实现希尔伯特变换,有matlab仿真(Based on Altera FPGA fir IP core to achieve Hilbert transform, matlab simulation)
    2020-10-05 11:27:38下载
    积分:1
  • my_uart
    一个简单的UART串口程序,能实现数据的发送与接收,但没有奇偶校验等验证数据传输是否正确。(A simple UART serial program, can send and receive data, but there is no parity and other validation data is correct.)
    2011-08-17 20:48:11下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载