登录
首页 » Verilog » dfilpflop in behavioural

dfilpflop in behavioural

于 2022-01-25 发布 文件大小:1.17 kB
0 137
下载积分: 2 下载次数: 1

代码说明:

我们在vcs synopsys tools中设计了d触发器,代码是以行为模式编写的;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • GFP
    这是一个EOS项目中的GFP成帧结构,能够容错,可以配置字节域(This is an EOS project GFP Framing structure, be able to fault-tolerant, can be configured byte domain)
    2009-03-26 10:58:49下载
    积分:1
  • PWM 计数器
    PWM计数器产生各种占空比,采用IPCORE。THE SAME实现IN SPARTAN3E,SPARTAN3和获得的结果。和FSM也编码生成一个序列的101101。
    2022-12-31 11:10:08下载
    积分:1
  • 二极管的hspice模型代码
    基于verilog-a的自建模型,可以作为任何代建模型的参考,理解hspice模型的构成,内在根本机理。
    2022-05-26 08:04:18下载
    积分:1
  • Four-FPGA-design-techniques
    FPGA设计的四种常用思想与技巧,包括乒乓操作、串并转换、流水线操作、数据接口同步化(FPGA design of the four common ideas and techniques, including the operation of ping-pong, SERDES, pipelining, synchronization of data interface)
    2012-04-22 22:39:57下载
    积分:1
  • 汉/解码器
    应用背景执行汉明编码和解码的32bit数据。关键技术Verilog代码的执行,汉明码在单时钟周期的32位数据编码。 ;Verilog代码进行汉明编码解码和单时钟周期的32位数据纠错。 ;试验台包括验证码。 ;在artix-7 100t现场可编程门阵列测试。简化的界面。
    2023-03-26 14:00:03下载
    积分:1
  • dac
    FPGA的驱动并行接口的DAC程序,效率较高。(FPGA-driven parallel interface of the DAC process more efficient.)
    2011-08-04 21:48:11下载
    积分:1
  • 视频测试图形发生器
    应用背景关键技术Altera FPGA  ;CIII,Cyclone III implemented.16灰度320x240流视频信号发生器。
    2022-03-05 02:38:57下载
    积分:1
  • axi full 驱动代码
    fpga下使用的ip核代码 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少.
    2022-06-13 02:12:03下载
    积分:1
  • BRAT
    early branch rename table(store rename table once the branch instruction comes in. Used in out of order pipeline processor)
    2012-03-27 15:15:08下载
    积分:1
  • cnv_enc_modify
    卷积码(2,1,7)编码器,一个输入,两个输出(Convolution code (2,1,7) encoder, an input and two outputs)
    2015-05-20 10:21:56下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载