登录
首页 » Verilog » dfilpflop in behavioural

dfilpflop in behavioural

于 2022-01-25 发布 文件大小:1.17 kB
0 130
下载积分: 2 下载次数: 1

代码说明:

我们在vcs synopsys tools中设计了d触发器,代码是以行为模式编写的;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DATA_Scramble
    扰码器的FPGA实现,选择的扰码器规格为15位移位寄存器。(FPGA scrambler, scrambler specifications for a 15 bit shift register.)
    2021-01-16 19:28:46下载
    积分:1
  • 实战训练30 数码管动态扫描
    说明:  fpga版本的数码管动态扫描程序,可供学习(FPGA version of the digital tube dynamic scanning program for learning)
    2020-06-26 13:20:01下载
    积分:1
  • verilog_lab_solution
    Verilog 实验代码。。。经典的,里面都是完整的项目文件。 ISE环境。(Verilog test code. . . Classic, which is a complete project file. ISE environment.)
    2011-12-01 23:44:40下载
    积分:1
  • xge_mac_latest.tar
    用Verilog编写的以太网控制器,可以使用,里面是全部verilog源码(Ethernet controller based on Verilog, can be used directly, all verilog files)
    2015-12-21 17:12:51下载
    积分:1
  • SVPWM_FPGA_ContainSourceCode
    广东工业大学硕士论文《SVPWM算法优化及其FPGA/CPLD实现》,在详细分析经典SVPWM算法基础上,提出一种优化算法,并在FPGA上实现。论文附录包含VHDL源码。(Guangdong University Thesis " SVPWM algorithm to optimize its FPGA/CPLD realization" in the detailed analysis of the classical SVPWM algorithm is proposed based on an optimization algorithm, and implemented on FPGA. Paper appendix contains VHDL source code.)
    2013-12-30 16:00:11下载
    积分:1
  • project1
    使用system verilog编写的一系列代码。包括二进制码与格雷码转换,优先编码器,38解码器,计数器等等(system verilog code with testbench.)
    2020-06-23 08:20:02下载
    积分:1
  • integer_chao_fpga
    通过FPGA实现整数阶混沌系统,通过定点数的方式,全并行。(The realization of integer order chaotic systems through FPGA)
    2021-02-20 22:49:43下载
    积分:1
  • verilog rgb_yuv
    AD8176的控制verilog编写,可实现RGB的自由切换,16通道进,9通道输出。
    2022-01-22 16:34:08下载
    积分:1
  • concurrent
    VHDL operators basics
    2013-09-10 14:44:51下载
    积分:1
  • STM32F10x几种功能demo
    STM32F107几种功能demo:串口,定时器,外部中断,systick,看门狗等实例
    2022-03-21 00:47:07下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载