登录
首页 » Verilog » Verilog實現32筆資料奇偶归并排序

Verilog實現32筆資料奇偶归并排序

于 2023-01-25 发布 文件大小:90.31 kB
0 118
下载积分: 2 下载次数: 1

代码说明:

资源描述透過Verilog來實現奇偶归并排序壓縮檔中包括4 8 16 32筆資料的排序、、、oe_sort_32為32筆資料排序網絡oem_32為32筆資料排序模組

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • claa
    vhdl code for carry lookahead addder
    2014-02-05 00:26:26下载
    积分:1
  • bingchuan
    说明:  简单的vhdl的四位并串转换程序,可以实现数据的并串转换(Simple vhdl string of four and the conversion process, can convert the data and the string)
    2011-04-02 12:16:35下载
    积分:1
  • edashuzipinlvji
    EDA/VHDL数字频率计,可编程逻辑门阵列,EDA课程设计(EDA/VHDL digital frequency meter, programmable logic gate array, EDA curriculum design)
    2013-04-16 17:00:58下载
    积分:1
  • 机器人线跟踪
    这是 picoblaze 的线跟踪 bot 程序集代码。
    2022-03-11 11:37:16下载
    积分:1
  • AD9914原理图和gerber以及BOM表
    DDS VHDL include everything of dds AD9914
    2019-06-03 09:40:52下载
    积分:1
  • jiaotongdeng
    运用VHDL语言编写的交通灯实现程序,能模拟十字路口的交通灯控制(VHDL language using traffic lights to achieve program can simulate the traffic light controlled crossroads)
    2011-06-06 16:26:55下载
    积分:1
  • 吠陀乘数使用拟议的 4 位加法器-(URDHVA TIRYAKBHYAM)
    吠陀乘数花更少的时间来执行使用的 URDHVA TIRYAKBHYAM 算法从吠陀 》 的乘法晒版程序自动完成。这个源代码是 4 X 4 吠陀乘数使用拟议的 4 位加法器
    2022-02-03 08:53:04下载
    积分:1
  • float_multi
    说明:  FPGA Verilog浮点数乘法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核(FPGA Verilog floating-point multi operation, using single precision floating-point decimal format, the accuracy of the operation results can be set, can be packaged into IP core)
    2020-07-02 01:20:01下载
    积分:1
  • SPI接口的AD芯片配置
    由FPGA模拟生成SPI接口时序,完成AD芯片的配置,AD芯片为ADI公司的ad9852,程序配置的较为详细,适合使用类似AD芯片开发者参考
    2022-09-28 05:20:03下载
    积分:1
  • Labview-Data-acquisition-card-
    基于labview的数据采集系统,包括示波器和函数信号发生器,可以实现简单数据采集.(Labview-based data acquisition system, including oscilloscopes and function signal generator, can achieve a simple data acquisition.)
    2014-01-15 21:26:04下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载