-
FPGA串口调试程序
用xilinx ISE软件实现串口调试的程序其中，包含FIFO的一个IP核用于缓存数据
- 2022-03-10 12:40:48下载
- 积分：1
-
verilog七段数码管
基于xilinx公司的basys3做的项目，利用一个拨码开关控制,开关状态分别正序倒序显示1234
- 2022-06-13 14:14:48下载
- 积分：1
-
intelmirco
INTEL 微处理器 第八版 答案 从第二章开始，奇数偶数的答案都有。(INTEL microprocessor eighth edition answer from the beginning of the second chapter, the answer has odd and even.)
- 2021-01-19 02:38:43下载
- 积分：1
-
axi_spi_master
arm的axi接口转spi接口master源代码，已经使用过，带注释，
- 2022-03-23 04:14:36下载
- 积分：1
-
scope_VGA
利用IIC接口的4路 ADC max1037，采集思路信号，通过在FPGA内部的构建DeltaSigma DAC软核，在VGA液晶显示屏上显示波形。 (IIC interface 4-way ADC max1037, collecting ideas signal the FPGA internal build DeltaSigma DAC soft-core VGA LCD display waveforms.)
- 2012-07-24 00:41:29下载
- 积分：1
-
LIP4210CORE_SDIO
SDIO Verilog Sourcw code
- 2021-04-29 12:58:43下载
- 积分：1
-
function_automatic
Verilog使用automatic function的範例(Verilog example of the use of the automatic function)
- 2009-06-18 12:01:30下载
- 积分：1
-
verilog-axi-master
说明： Verilog AXI Components Readme
GitHub repository: alexforencich verilog-axi
- 2020-11-04 14:39:51下载
- 积分：1
-
lab6
说明： 使用vivado和Xilinx开发板实现VGA图像显示，开发板为Xilinx Artix-7(Using vivado and Xilinx development board to realize VGA image display, the development board is Xilinx artix-7)
- 2020-12-08 13:10:53下载
- 积分：1
-
第六部分 锁相环PLL例程
PLL，即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率，相位的时钟信号。所以，一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。FPGA的设计中，时钟系统的FPGA高速的设计极其重要，一个低抖动, 低延迟的系统时钟会增加FPGA设计的成功率。
本实验将通过使用PLL, 输出一个方波到开发板上的SMA接口来给大家演示在ISE软件里使用PLL的方法。
- 2022-12-02 02:20:03下载
- 积分：1
