登录
首页 » Verilog » Verilog實現32筆資料奇偶归并排序

Verilog實現32筆資料奇偶归并排序

于 2023-01-25 发布 文件大小:90.31 kB
0 104
下载积分: 2 下载次数: 1

代码说明:

资源描述透過Verilog來實現奇偶归并排序壓縮檔中包括4 8 16 32筆資料的排序、、、oe_sort_32為32筆資料排序網絡oem_32為32筆資料排序模組

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 半加器
    半加器使用Verilog编码用于Xillinx
    2022-02-25 13:50:25下载
    积分:1
  • hilbert_m
    基于FPGA的希尔伯特变化的verilog代码(Hilbert change verilog code)
    2020-10-19 09:37:25下载
    积分:1
  • cppOrbitTools
    tle转换为六根数的c++源代码,英文原版代码,测试可用(tle converted to six the number of c++ source code, the English original code, test available)
    2021-03-16 10:49:21下载
    积分:1
  • banjian
    完成一个1位全减器的设计。以全减器为元件程序完成8位减法器设计。(Completed a one minus the whole design. Full reduction is to complete eight subtraction element program design.)
    2015-06-26 21:17:49下载
    积分:1
  • THU微纳电子系ic设计课程大作业CNN
    说明:  THU微纳电子系ic设计课程大作业,使用verilog实现CNN加速器,含一层卷积和池化,仿真通过。(a CNN accelerator written in VerilogHDL, including one conv layer and one pooling layer, simulation passed)
    2020-07-06 20:18:57下载
    积分:1
  • CalcJavaCRC
    This programa execute calc of CRC by use a table.
    2014-08-21 23:04:30下载
    积分:1
  • 俄罗斯方块
    说明:  俄罗斯方块游戏,采用Verilog编写,整个工程文件,TFT/VGA显示(Tetris game, written by Verilog, the whole project file, TFT / VGA display)
    2019-12-15 16:56:53下载
    积分:1
  • rough22
    采用倍频及1/3、1/12倍频绘制的路面不平度频谱图(自编)(Using octave and 1/3, 1/12 octave drawn road roughness spectrum (self))
    2013-09-10 16:50:13下载
    积分:1
  • 序列检测器的实现采用Verilog HDL模拟使用ModelSim
    2023-01-19 03:45:03下载
    积分:1
  • dianzhen
    如果需要用verilog设计一项比较简单的功能,那么这个浅显易懂的程序能让你很快明白点阵的设计方法,尤其是对那些初学者(If you need to use a relatively simple verilog design features, then this easy to understand design of the program allows you to quickly understand the lattice method, especially for those who are beginners)
    2014-01-16 16:13:53下载
    积分:1
  • 696518资源总数
  • 105918会员总数
  • 20今日下载