-
数字时钟的VHDL语言描述，具有高精度，控制性能良好
数字时钟的VHDL语言描述，具有高精度，控制性能良好-Digital Clock description of the VHDL language, with high precision and good control performance
- 2022-03-23 07:25:11下载
- 积分：1
-
8832135
一个具有“百分秒，秒，分”计时功能的数字跑表，可以实现一个小时以内的精确至百分之一秒的计时。
数字跑表的显示读者可以通过编写数码管显示程序来实现，本训练只给出数字跑表的实现过程。
读者还可以通过增加小时的计时功能，实现完整的跑表功能。(A " percentage of seconds, seconds, minutes," digital stopwatch timer can be achieved within an hour of precision to the hundredth of a second time. Digital stopwatch readers can display the digital display through the preparation of procedures to achieve, given the training is only the realization of the process of digital stopwatch. Readers can also function to increase hours of time to achieve full stopwatch function.)
- 2009-04-09 13:20:35下载
- 积分：1
-
自动打铃系统 附带时钟 定时打铃 整点打铃
自动打铃系统 附带时钟 定时打铃 整点打铃-Auto-play Ling System
- 2022-08-26 11:38:33下载
- 积分：1
-
rtl
基于脉动结构的有限域乘法器，verilog代码(Based on the pulse of the structure of finite field multipliers, verilog code)
- 2010-01-04 11:48:50下载
- 积分：1
-
lovesh
NN CONTROLLER FOR UPQC
- 2012-11-12 14:01:31下载
- 积分：1
-
CCPRRIzipP
一种基于CPRI标准的WCDMA NoddeB射频光纤拉远接口FPGA设计.pdf
(CPRI compliant the WCDMA NoddeB RF fiber pull far from the interface of the FPGA design. Pdf)
- 2012-07-19 22:29:39下载
- 积分：1
-
fenpin
这是一个二进制的最简单分频器，是一个简短的fpga代码，用verilog书写(This is the most simple of a binary frequency divider, the fpga is a short code, written in verilog)
- 2013-11-17 15:01:30下载
- 积分：1
-
1024point-fft--using-verilog-hdl
1024点快速傅里叶变换，使用verilog hdl硬件描述语言(1024point FFT，using verilog hdl)
- 2013-03-09 10:54:42下载
- 积分：1
-
Modelsim
不错的Quartus II 与modelsim结合仿真简介笔记，较为适合初学者，希望对大家有帮助！()
- 2008-06-06 18:16:53下载
- 积分：1
-
pn sequence generator
本设计是一个伪随机数发生器。此设计；
- 2023-02-23 15:45:04下载
- 积分：1
