登录
首页 » Verilog » fpga实现AD控制器模拟数字系统的重要组成部分

fpga实现AD控制器模拟数字系统的重要组成部分

于 2022-01-24 发布 文件大小:88.74 kB
0 101
下载积分: 2 下载次数: 1

代码说明:

包含如何实现AD控制器的准确思路 介绍了Ad控制器的相关重要指标 verilog编写  完成的测试平台 综合报告 时序仿真图 仿真报告开发环境ISE(xilinx)fpga搭建系统不可缺少的典型模块

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • GAL
    有关gal器件的编程入门,以及常见逻辑门、计数器VHDL程序(For gal device programming entry, as well as common logic gates, counters VHDL program)
    2013-07-09 22:50:01下载
    积分:1
  • Stumper.cpp
    Convert Roman numerals to integers
    2012-12-05 03:59:59下载
    积分:1
  • 4位Verilog计数器代码
    Verilog最基本的源代码之一,位宽为4的二进制计数器。既可以实现计数也可以实现对时钟信号的分频,因此是Verilog入门非常实用的代码之一。在此代码基础之上,可以进行多种改变,实现不同的功能。
    2022-01-21 19:54:42下载
    积分:1
  • EDA-traffic-lights-control-system
    EDA的交通信号灯的控制系统的程序,设计一个交通信号灯控制器,由一条主干道和一条支干道汇合成十字路口,在每个入口处设置红、绿、黄三色信号灯,红灯亮禁止通行,绿灯亮允许通行,黄灯亮则给行驶中的车辆有时间停在禁行线外。(EDA traffic lights control system procedures)
    2013-04-18 20:09:42下载
    积分:1
  • EEPROM_at25320a
    Commponent for drivering EEPROM memory AT25320 from Avalon bus.
    2013-11-22 00:04:04下载
    积分:1
  • BCD 2 格雷码转换器
    符号化的表达数据 / 信息称为代码。基地或二进制数的基数是 2。因此,它有两个独立的符号。使用的符号是 0 和 1。一个二进制数字称为作为一位。一个二进制数由序列组成的位,每个 0 或 1。每一位分量的基于二进制点及其位置。每个位位置的重量是一个 2 的幂,大于其立即右侧位置的重量。e.g.二进制数是 100011 相当于十进制数 35。
    2022-01-25 23:47:03下载
    积分:1
  • w5500_spi_fpga
    共两个文件,一个是对网络芯片W5500进行控制的master spi接口,另一个是w5500命令控制逻辑,命令格式按照w5500芯片的要求,分为地址段,控制段和数据段进行统一控制。此外提供w5500芯片初始化及读写控制流程图。(A total of two documents, one is the master SPI interface for network control chip W5500, the other is a w5500 command control logic, command format in accordance with the requirement of w5500 chip, divided into address segment, unified control and data segments. In addition to provide w5500 chip initialization and read and write control flow chart.)
    2020-06-26 14:00:02下载
    积分:1
  • EX7_BINARY2GRAY
    本模块是实现格雷码和二进制码的转换,并给出仿真测试文件(This module is to achieve the conversion of Gray code and binary code, and give the simulation test file)
    2015-04-14 16:48:38下载
    积分:1
  • sphere-decoding-modulation-by-QAM
    16QAM,64QAM,256QAM调制下的球形译码(16QAM, 64QAM, 256QAM modulation sphere decoding)
    2021-03-31 18:29:09下载
    积分:1
  • DA模块(TLC5620)、AD模块(TLV1544)
    //顶层模块 //本次正弦波频率大约在750-800Hz,没有精确计算,和DA的加载时间有关 module DA_AD ( clk, rst_n, DAC_SCLK, DAC_DATA, DAC_LDAC, DAC_LOAD, ADC_SDO, ADC_SDI, ADC_SCLK, ADC_EOC, ADC_CS, ADC_FS, led1 ); input clk; input rst_n; output DAC_SCLK; output DAC_DATA; output DAC_LDAC; output DAC_LOAD; //AD相关 input ADC_SDO; //ADC转换完成输出的数据 input ADC_EOC; //ADC的转换完成输出信号 output ADC_SDI; //ADC的输入数据 output ADC_SCLK; //ADC时钟信号 output ADC_CS; //ADC片选,低有效 output ADC_FS; //DSP模式帧起始信号 output led1; wire DATA_EN; wire [7:0] Cordic2driver; wire start; TLC5620_driver ins_TLC5620_driver ( .clk(clk), .rst_n(rst_n), .DATA_IN(Cordic2driver), .DATA_EN(DATA_EN), .
    2022-02-05 07:51:39下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载