-
VHDLaVerilogcomplie(20151022105744)
一个关于VERILOG与VHDL混合编程，混合验证的资料(A hybrid programming on VERILOG and VHDL, mixed verification data)
- 2015-12-14 17:19:26下载
- 积分：1
-
CRC
10G网络 CRC-32 CRC-64计算代码(10G Network CRC-32 CRC-64 Computing Code)
- 2020-06-22 19:20:01下载
- 积分：1
-
(7,4)汉明码
说明： 汉明码学习，以（7，4）为例，仿真正常。(Hamming code learning, taking (7, 4) as an example, the simulation is normal.)
- 2021-03-29 17:19:10下载
- 积分：1
-
verilog黄金参考指南中文版
Verilog 黄金参考指南是 Verilog 硬件描述语言及其语法 语义 合并以及将它应用到硬件设计的一个简明的快速参考指南。(Verilog Golden Reference Guide is a concise and fast reference guide for Verilog Hardware Description Language and its syntax and semantics merging and its application to hardware design.)
- 2020-06-18 04:20:02下载
- 积分：1
-
AD9361
说明： AD9361资料文档及其寄存器配置参数文档(Ad9361 data and configuration parameter document)
- 2021-01-07 14:38:53下载
- 积分：1
-
bt656_decode
说明： 将嵌入式BT656格式数据解码出带行场同步信号的YCbCr422格式数据(Decoding Embedded BT656 Format Data to YCbCr422 Format Data with Field Synchronization Signa)
- 2021-01-28 10:38:35下载
- 积分：1
-
FPGA_UART_FIFO
fpga与pc的串口通信，使用fifo作为数据缓存。数据从串口读入，存入读取缓存rdfifo里面，然后由控制模块控制，将数据存入写出缓存wrfifo中，串口TX口向WRFIFO发出读取数据的请求，读取数据。
- 2022-01-21 06:22:51下载
- 积分：1
-
exp_rom
通过MATLAB产生单脉冲信号的数据，存储下来作为verilog代码实现的DDS的数据源，用于验证DA数据的ddio的调试是否有问题。(The data of monopulse signal generated by MATLAB is stored as the data source of DDS implemented by Verilog code to verify whether the ddio debugging of DA data is problematic.)
- 2020-06-23 04:40:02下载
- 积分：1
-
fpga1394
这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.(This is a control chip cpld 1394 Verilog the procedures, they can refer to the actual project has been adopted.)
- 2005-03-31 16:09:51下载
- 积分：1
-
03-verilog-11
Verilog reference book
- 2015-02-06 09:03:48下载
- 积分：1
