登录
首页 » Verilog » FPGA ‘for’ 循环

FPGA ‘for’ 循环

于 2022-06-19 发布 文件大小:4.18 MB
0 106
下载积分: 2 下载次数: 1

代码说明:

Verilog 语言编写的for循环,用来验证在FPGA中是否能想在C中那样编写for循环,结果证明虽然仿真可以得到正确的结果,但是在真正的工程中进行编译时耗时24小时都没完成,所以选择其他的方法进行循环操作,毕竟FPGA是并行的,而C中是串行的思想。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fft
    实现快速傅里叶变化基-2下的256点DIT-FFT(The 256 point didit -FFT is implemented in the fast Fourier transform base -2.)
    2018-04-27 11:12:41下载
    积分:1
  • sp6ex15
    SRAM读写测试,每秒进行一次单字节SRAM读写,使用chipscope观察时序波形(SRAM read and write test, a single byte SRAM read and write every second, using chipscope to observe the timing waveform)
    2017-08-02 10:29:57下载
    积分:1
  • 放大內建圖片
    应用背景 背景是DE2-70的板子,使用vga線,再用開關作為放大按鈕 sw3放大按鈕 sw2控制垂直水平放大 sw1控制放大2倍或4倍 需接上vga使用螢幕輸出 关键技术 技術的部份,vga的輸出一個,分為水平為字垂直位置掃描,之後還有圖檔的輸出 圖檔分為三原色,共8個顏色輸出 不過本例的重點為放大,控制其DELTA便可以控制圖片的大小 控制鈕為在板子上的SWITH
    2023-01-31 22:40:04下载
    积分:1
  • zuoye2
    主要编写了一组二进制数据通过根升余弦滤波器后的波形,但并没有使用ISE内部的FIR滤波器内核,该程序相当于编写了一个根升余弦滤波器。(Mainly prepared a set of binary data through the root raised cosine filter waveform after, but did not use the ISE internal FIR filter kernel, the program is equivalent to the preparation of a root raised cosine filter.)
    2013-09-18 15:24:13下载
    积分:1
  • 9_ImageMorphologic
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像形态学部分,腐蚀,膨胀,细化算法(System Generator based image processing engineering, multimedia processing FPGA implementation source code, image morphology section, corrosion, swelling, thinning algorithm)
    2020-10-23 17:17:22下载
    积分:1
  • elevator
    verilog语言写的一个四层电梯程序,有优先级的判断。(verilog language of a four-story elevator procedures to determine priority.)
    2020-10-31 14:29:55下载
    积分:1
  • PL_2FSK
    基于VHDl的2FSK调制!用的是altera的quartus11软件(Based on VHDl the 2FSK modulation)
    2012-12-13 17:20:54下载
    积分:1
  • ethernet_tri_mode_rtl.tar
    以太网控制器verilog,含有mac,mii接口(Ethernet controller verilog, containing mac, mii interface)
    2007-12-19 23:51:08下载
    积分:1
  • FIRfilterverilogHDL
    FIR滤波器的verilog HDL代码示例,以16阶为例(Verilog HDL code for fir filter)
    2015-07-08 17:05:38下载
    积分:1
  • video_avg33_filter
    说明:  图片采用3x3均值滤波,用Verilog语言描述,输入输出分别使用外同步(Pictures are filtered with 3x3 mean and described in Verilog language. Input and output are synchronized with each other.)
    2019-06-03 13:54:54下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载