-
ddr3control
8位突发长度，一次64bit数据读写，MIG核(DDR3 controll implimention)
- 2021-05-07 13:58:36下载
- 积分：1
-
fleverDDS_new
fpga控制da产生幅值频率可调的正弦波程序(the fpga Control da produce the amplitude adjustable frequency sine wave program)
- 2013-01-07 10:47:43下载
- 积分：1
-
verilog_rtl
关于LDPC解码的verilog程序，包含设计代码和验证环境(LDPC decoding on verilog procedures, including the design code and verification environment)
- 2015-10-29 15:42:03下载
- 积分：1
-
axi full 驱动代码
fpga下使用的ip核代码
使用 axi full 实现dma功能 占用资源极少.
使用 axi full 实现dma功能 占用资源极少.
使用 axi full 实现dma功能 占用资源极少.
使用 axi full 实现dma功能 占用资源极少.
使用 axi full 实现dma功能 占用资源极少.
使用 axi full 实现dma功能 占用资源极少.
- 2022-06-13 02:12:03下载
- 积分：1
-
dw_apb_rtc_db
verilog实现rtc文档，可用于实现RTC。(verilog realize rtc document can be used to implement the RTC.)
- 2016-04-05 22:39:37下载
- 积分：1
-
EMAC6
verilog实现的FPGA三态以太网链路层通信代码，里面有状态机，并按各个模块的功能分了文件夹，还有说明文档，自定义帧的产生和接收，开发环境为Xilinx ISE，测试无误。(verilog realization FPGA Tri-Mode Ethernet link layer communication code, which the state machine, according to the function of each module sub folder, as well as documentation, self-defined frame generation and reception, the development environment for the Xilinx ISEtest and correct.)
- 2013-01-09 00:04:20下载
- 积分：1
-
verilog等精度测量源码（附带SPI单工通信模块）
应用背景
使用verilog依靠等精度测量原理设计数字频率计，测量数据输出为64位，使用单片机进行简单的解码和显示，就能得到被测信号的频率，门控信号持续时间，也就是采样时间越长，fpga使用的晶振越准，越高速，测出来的效果越好，测量时间一定要高于被测信号的周期，这个只是取决于单片机对门控信号的控制。
等精度测量的最上层文件是dengjingduceliang.v
等精度测量的模块是DJDCL.v
spi通信模块是SPI_8BYTE
使用的方法是，三个文件放在一起，上层文件和fpga的io配置好，什么输入什么输出，然后把DJDCL.v的input和标准时钟，我的是50M，还有被测信号接在一起，会输出一个64位的数据，前32位为标准时钟计时，后32位为被测信号计时，传给mcu简单计算一下就有了被测信号的频率关键技术
1.1 测频方法
这种方法即已知时基信号（频率或周期确定）做门控信号，T为已知量，然后在门控信号有效的时间段内进行输入脉冲的计数，原理图如下图所示：
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-01-26 06:18:40下载
- 积分：1
-
EX12
说明： 这是一个用Verilog语言编写的一组程序，主要是熟悉开发板的应用，以及verilog语言(This is a Verilog language with a set of procedures, mainly familiar with the application development board, and the verilog language)
- 2011-03-03 09:38:38下载
- 积分：1
-
mux21a
在VHDL结构体中用于描述逻辑功能和电路结构的语句分为顺序语句和并行语句两部分，顺序语句的执行方式十分类似于普通软件语言的程序执行方式，都是按照语句的前后排列方式顺序执行的。(VHDL structure in the body used to describe the logic function and circuit structure of the order of statements and expressions are divided into two parts in parallel statement, modalities for the implementation of the order of statement is very similar to ordinary language software program implementation, are in accordance with the statements before and after the arrangement of the order implementation.)
- 2008-12-24 18:25:20下载
- 积分：1
-
Three-Pulse-VSR-
对三相电压型逆变器的数学模型进行了详细的数学推导，简单容易理解(Three-phase voltage inverter for the mathematical model of a detailed mathematical derivation is simple and easy to understand)
- 2011-08-14 22:30:28下载
- 积分：1
