-
ZEDBOARD
说明： ZEDBOARD的管脚分配图和约束文件，包括PCB图和xdc文件(Pin assignment of ZEDBOARD)
- 2021-03-23 21:19:15下载
- 积分：1
-
huawei
华为内部资料，包括verilog电路设计，硬件工程师手册，verilog约束，synplify使用指南等。内容较全面。(Huawei internal information, including verilog circuit design, hardware engineers manual, verilog constraints, synplify use guides. Content more comprehensive.)
- 2015-07-11 20:08:52下载
- 积分：1
-
ISPPCBforFPGA
Xilinx,Altera,ARM,AVR,S52,Lattice等系列FPGA的下载线电路图和PCB(Xilinx, Altera, ARM, AVR, S52, Lattice series FPGA download cable circuit diagram and PCB)
- 2009-12-14 16:55:35下载
- 积分：1
-
50 cases of practical CPLD design, very classic CPLD design, including 50 typica...
CPLD实用设计50例，非常经典的CPLD设计，包含50个实际的典型应用，涉及直流电机PWM驱动，编码等内容，有了这50例，举一反三，就会了很多应用-50 cases of practical CPLD design, very classic CPLD design, including 50 typical practical applications, involving PWM DC motor driver, coding, etc., with these 50 cases, giving top priority will be a lot of applications
- 2022-02-25 20:47:07下载
- 积分：1
-
A counter that starts from 0 and increments mod 16 on each rising edge of the cl...
A counter that starts from 0 and increments mod 16 on each rising edge of the clock
- 2022-09-16 15:40:03下载
- 积分：1
-
m_vhdl
伪随机序列发生器的vhdl算法
设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）(m sequence vhdl)
- 2009-03-10 21:45:31下载
- 积分：1
-
循环冗余校验码(试验报告)
循环冗余校验码(试验报告)-Cyclic Redundancy Check (pilot reports)
- 2022-03-18 10:59:43下载
- 积分：1
-
VHDL上机手册（基于Xilinx ISE）
______________________________________________...
VHDL上机手册（基于Xilinx ISE）
___________________________________________________
1 ISE 软件的运行
2 创建一个新工程
3 创建一个VHDL源文件框架
4 输入VHDL程序
*5 仿真
6 创建Testbench波形源文件
7 设置输入仿真波形
-eda
- 2022-08-03 00:33:41下载
- 积分：1
-
FPGA使用Xilinx复位
Xilinx FPGA reset usage
- 2022-02-01 16:18:58下载
- 积分：1
-
Building and Using Counters - DE2-115
本练习的目的是构建和使用计数器。所设计的电路将在计算机上实现
- 2022-03-25 20:38:37下载
- 积分：1
