-
tdc
线性伸展TDC的verilog，包含门级网表(TDC linear stretch of verilog, includes gate-level netlist)
- 2021-01-04 18:58:55下载
- 积分：1
-
VGA图像
此代码显示图像（BMP）进行监控。该代码有C编程（bmp图像==> COE文件）所以，我们使用的核心发生器添加COE文件。这是800x600的分辨率和扩大的形象。如果你想要原始图像，改变memaddr一部分。
- 2022-02-16 00:13:54下载
- 积分：1
-
55593397xapp592
GTH 和SMPTE IP 实现 SDI视频接收(SDI Video Receiving Based on GTH and SMPTE IP)
- 2019-02-18 16:09:33下载
- 积分：1
-
dpim_circle
dpim是光通信中使用的一种调制方式，这里提供的是它的环回代码，自己可以根据需要拆开了下载到两块板子上。(dpim is used in an optical modulation, here is its loop-back code, they can download needed two apart on the board.)
- 2011-05-25 16:02:51下载
- 积分：1
-
uart_byte_rx
libero soc工程，实现通过串口接收到单字节数据后并返回发送给上位机(Libero SOC project, which realizes receiving single byte data through serial port and sending it back to host computer)
- 2020-06-21 09:20:01下载
- 积分：1
-
e_BIU
isa MEMORY PLAN eu biu asm
- 2020-06-25 19:20:02下载
- 积分：1
-
流水线的 FFT/IFFT 64 点处理器
64 - 点基数8 FFT。
正向和反向FFT。
流水线型模式操作中，每个结果被输出在一个时钟周期内，从潜延迟
输入到输出等于163个时钟周期，同时装载/卸载的支持。
输入数据，输出数据，与系数宽度参数化的范围为8〜16。
两个和三个数据缓冲器被选中。
FFT的10位数据和系数宽度计算赛灵思FPGA XC4SX25-12在
250MHz的时钟周期，并在Xilinx FPGA的XC5SX25-12以300MHz的时钟周期，
分别。
FFT单元为10位的数据和系数，和2个数据缓冲器占用1513 CLB切片，4-
DSP48模块，并在Xilinx公司X2,5千比特的RAM
C4SX25 FPGA和700的CLB切片4DSP48E块，并在Xilinx公司XC5SX25 FPGA2,5千比特的RAM，数据缓冲器是
在
- 2023-07-23 01:10:04下载
- 积分：1
-
RS
说明： 通过verilog hdl语言实现RS编码器与译码器的设计(Verilog hdl language through the RS encoder and decoder design)
- 2013-07-18 16:09:22下载
- 积分：1
-
vhdl
vhdl cpu芯片逻辑设计的一部分实现 只有一小部分 大家可以看一下 寄存器 加法器之类的(vhdl cpu chip logic design part of its implementation only a little part everry look and see b=about registers adder and so on)
- 2012-09-23 16:57:41下载
- 积分：1
-
超大规模集成电路面试问题
资源描述关于集成电路相关的所有面试问题。
- 2022-07-10 07:53:20下载
- 积分：1
