-
can_controller
基于FPGA的VHDL，can总线控制的设计与实现，在ISE下弄的。(FPGA-based VHDL, can control the design and implementation of the bus, get under the ISE' s.)
- 2011-05-05 23:32:25下载
- 积分：1
-
ldpc算法
Basic principle of LDPC code and FPGA implementation of LDPC code
- 2020-06-22 20:00:01下载
- 积分：1
-
用Verilog实现的八位存储器参考代码
我们按照应用的需求来定义计算机，本文介绍一个非常简单的CPU的设计，它仅仅用来教学使用的。我们规定它可以存取的存储器为64byte，其中1byte=8bits。所以这个CPU就有6位的地址线A[5：0]，和8位的数据线D[7：0]。
我们仅定义一个通用寄存器AC（8bits寄存器），它仅仅执行4条指令如下：
Instruction
Instruction Code
Operation
ADD
00AAAAAA
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-04-28 07:03:19下载
- 积分：1
-
sv fifo 环境
异步 fifo 证实使用系统 verilog.100 英寸 %功能覆盖率和代码覆盖率已经 provided.environment createddifferent 测试用例为了满足要求而编写的。
- 2022-03-21 21:10:30下载
- 积分：1
-
e_BIU
说明： isa MEMORY PLAN eu biu asm
- 2020-06-25 19:20:02下载
- 积分：1
-
FPGA 全数字化实现信号发生器
FPGA 全数字化实现信号发生器，产生正弦、三角、方波；幅值频率可调
- 2022-04-06 14:39:16下载
- 积分：1
-
ADS822E
ad转换器ads822e/ads822的驱动模块(AD converter ads822e/ads822 driver module)
- 2021-04-23 22:28:48下载
- 积分：1
-
SPWM
FPGA上用verilog写的SPWM控制程序，完美运行！自由调试，毕设内容，十分宝贵(The SPWM control program by verilog FPGA perfect run! Free commissioning, Bi-based content, invaluable)
- 2013-05-05 21:36:10下载
- 积分：1
-
piano_final
ASK,FSK,PSK,DPSK调制解调的详细仿真代码(ASK, FSK, PSK, DPSK modulation and demodulation detailed simulation code)
- 2021-02-26 16:49:37下载
- 积分：1
-
FIFO_design
FIFO 是首字母缩略词为第一次中，第一次出来，这是与相关的方式组织和操纵的抽象
相对于时间和优先顺序的数据。此表达式描述队列处理技术的原则或
为相互冲突的需求提供服务的订购过程的第一次来，先到先得 (FCFS) 行为： 哪里人
他们到达的顺序离开队列或等轮到在交通控制信号。
FCFS 也是 FIFO 操作系统调度算法，使每个进程的 CPU 的行话术语
他们来的顺序的时间。在更广泛的意义上，后进先出法或最后一次在第一次出的抽象是相反的
FIFO 组织的抽象。区别也许是最清晰的考虑不太常用的同义词
后进先出等 FILO （指最后一出）。本质上，两者都是一个更广义的列表的具体案件 （其中
可以访问任何位置）。区别在于不在列表中 （数据），但在访问内容的规则。其中一个
子类型将添加到一端，并从其他起飞，它的对面花和只在一端上放的东西。[] 1
从队列中移除的项特设办法的俚语变异铸造或被作为 OFFO，站立
为上-火先出。优先队列是一个变体的队列的名称 FIFO，没有资格
- 2022-03-03 22:52:08下载
- 积分：1
|
联系客服（QQ：3324461878）
