登录
首页 » Verilog » 华勒斯树乘法器

华勒斯树乘法器

于 2023-06-01 发布 文件大小:134.71 kB
0 910
下载积分: 2 下载次数: 1

代码说明:

它是一种算法,它是用来在超大规模集成电路的乘法2

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 2ASK
    2ask调制与解调的源代码,经过测试可用(2ask modulation and demodulation source code is available, tested)
    2012-12-09 21:27:49下载
    积分:1
  • 灰色计数器
    资源描述这是一个verilog代码转换成二进制码格雷码,这有助于减少开关活动从而功率降低。
    2023-03-03 23:45:04下载
    积分:1
  • 8051core
    一款非常实用的8051IPcore,本人现在做soc的控制部分就是它。(A very useful 8051IPcore, I now control part of the soc is doing it.)
    2010-11-02 10:10:32下载
    积分:1
  • interpolation_shaping_filter
    内插成型滤波器的FPGA实现,可根据需要配置不同的内插倍数,Quarter II环境编译,可直接使用(Interpolation shaping filter FPGA, can be equipped with different interpolation factor, Quarter II compiler environment, can be used directly)
    2013-11-12 21:13:46下载
    积分:1
  • 华为FPGA设计全套
    华为fpga设计全套,经典入门教程,华为fpga设计全套,(verilog,HUAWEI FPGA design complete set)
    2020-12-20 15:49:09下载
    积分:1
  • ConvolutionWithViterbiDecoding
    QPSK调制下的(5,7)卷积码的编码和维特比译码与BPSK调制下(5,7)卷积码的编码和维特比译码的BER特性(QPSK modulation under (5,7) convolutional code encoding and Viterbi decoding and BPSK modulation (5,7) convolutional code encoding and Viterbi BER characteristic)
    2020-12-12 20:09:15下载
    积分:1
  • hdmi
    HDMI协议的Verilog实现,通过对RGB三个通道分别进行TMDS编码完成,纯原创代码(Verilog implementation of HDMI protocol, through TMDS coding of RGB three channels, pure original code)
    2020-07-28 16:58:46下载
    积分:1
  • shumaguandongtai
    VHDL的动态扫描显示六个数码管,包含分频代码产生25kHz的扫描信号作为时钟。(VHDL dynamic scanning display six digital tube contains 25kHz scanning signal is generated as a clock divider code.)
    2012-11-26 14:40:42下载
    积分:1
  • DE2_115_NIOS_DEVICE_LED
    DE2-115开发板LED显示测试源码,对fpga开发者提供参考(DE2-115 development board LED display test source, provide a reference for fpga developer)
    2011-09-29 15:07:10下载
    积分:1
  • UART_Test
    OMAP5912 UART的测试程序 包括头文件 源文件等。(OMAP5912 UART program test)
    2011-08-14 16:04:03下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载