网站首页

该程序实现的是n位全加器，首先用与非门实现一位全家器，最后实现n位的全加器。...

于 2022-01-24 发布文件大小:20.90 kB

 0  175

下载积分: 2 下载次数: 1

我要下载

代码说明：

该程序实现的是n位全加器，首先用与非门实现一位全家器，最后实现n位的全加器。-the program is to achieve the n-bit full adder, first using the door with non-realization of a family- and finally realize the full n-bit adder.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ALU_verilog
用verilog语言编写的4位算术逻辑单元ALU,功能参考74181，包含.v文件以及测试用.vwf文件(Verilog languages with four arithmetic logic unit ALU, functional reference to 74,181, including. V documents and testing. Vwf document)

2008-08-15 11:36:51下载

积分：1
cycloneII ep2c5 ep2c8
cycloneII ep2c5 ep2c8

2022-06-26 08:54:36下载

积分：1
cpu
说明：一个简单的CPU设计，支持add，sub，mvi，mv四条指令，用Verilog语言编写，在Quratus II上编译通过，仿真正确。(A simple CPU design, support add, sub, mvi, mv four instructions, with the Verilog language, compiled by the Quratus II, the simulation is correct.)

2011-04-09 12:22:09下载

积分：1
gio_mio_emio_axi
codes for zynq devices

2014-06-23 19:00:03下载

积分：1
本代码是实现了lwip协议栈,可以移植到其他类型的嵌如式操作系统上
本代码是实现了lwip协议栈,可以移植到其他类型的嵌如式操作系统上-This code is to achieve a lwIP protocol stack can be ported to other types of embedded operating systems such as the type

2022-03-18 10:40:22下载

积分：1
pprobar
ES A PRACRICA 2 DEL LABORATORIO DE DIGITAL

2013-12-09 04:26:42下载

积分：1
LVDS_SRC
实现LDVS接口数据接收含有协议结构以及处理(lvds Verilog 512 frame)

2015-12-04 14:09:58下载

积分：1
last
verilog，FPGA的TDC电路设计(verilog ，TDC base on FPGA)

2021-01-04 18:48:54下载

积分：1
shuzishizhong
这是基于verilog hdl的数字时钟源代码，能够实现时分秒的计时，可以手动进行调时与调分。(This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.)

2013-12-10 22:21:55下载

积分：1
使用Altera公司的DE2平台，使用Verilog语言描述交通灯C.
使用ALTERA上DE2平台，使用Verilog描述，交通灯控制。-Using ALTERA on DE2 platform, use the Verilog description of the traffic light control.

2022-08-14 15:46:38下载

积分：1

696516资源总数
106571会员总数
2今日下载

该程序实现的是n位全加器，首先用与非门实现一位全家器，最后实现n位的全加器。...

0 个回复

热门标签

热门下载