登录
首页 » Verilog » 光纤陀螺仪信号调制解调Verilog源码

光纤陀螺仪信号调制解调Verilog源码

于 2022-01-25 发布 文件大小:709.43 kB
0 191
下载积分: 2 下载次数: 5

代码说明:

内容为干涉式光纤陀螺仪信号调制解调Verilog源码,包含整个基于altera FPGA的工程文件。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL-TESTBENCH
    VHDL TESTBENCH书写规范,对学习FPGA的同学很有帮助,掌握仿真语言书写规范。(VHDL TESTBENCH description of the norms, the students learn FPGA helpful, master the language of simulation techniques)
    2016-12-15 21:33:24下载
    积分:1
  • FPGA图像采集与显示
    cmos摄像头采集,经sdram缓存有FPGA控制VGA输出,基于xlinx 的ep4ce6实现
    2022-12-22 20:30:06下载
    积分:1
  • FIFO的verilog程序
    动画电影好的颠覆活动符合大喊大吼,道光皇帝繁华的大喊大吼,给对方互动活动芳华虚度和。电饭锅很多新的,都会给读后心得黑灯瞎火大学,得到优惠电信用户读后心得颠覆活动消化道,颠覆活动符合东西方呼吸道,东方红乡读后心得银行信贷参加。
    2022-01-24 09:57:06下载
    积分:1
  • verilog语言实现的霍夫曼压缩编码算法
    说明:  一种用verilog语言实现的霍夫曼压缩编码算法(Huffman compression implemented by Verilog)
    2019-11-18 18:29:45下载
    积分:1
  • source
    I2C MASTER DESIGNED by Verilog
    2020-06-18 23:40:02下载
    积分:1
  • AHB
    // 4 entry deep fast fifo module fifo4(clk, rst, clr,  din, we, dout, re, full, empty); parameter dw = 8; input clk, rst; input clr; input   [dw:1] din; input we; output  [dw:1] dout; input re; output full, empty; //////////////////////////////////////////////////////////////////// // // Local Wires // reg     [dw:1] mem[0:3]; reg     [1:0]   wp; reg     [1:0]   rp; wire    [1:0]   wp_p1; wire    [1:0]   wp_p2; wire    [1:0]   rp_p1; wire full, empty; reg gb; ///////////////////////////////////
    2022-01-25 20:06:27下载
    积分:1
  • cntl_ddr3(xilinx)
    xilinx ddr3最新VHDL代码,通过调试(xilinx ddr3 latest VHDL code through debugging)
    2007-12-05 23:03:10下载
    积分:1
  • 5.c
    ; for 16-bit app support [386Enh] woafont=dosapp.fon EGA80WOA.FON=EGA80WOA.FON EGA40WOA.FON=EGA40WOA.FON CGA80WOA.FON=CGA80WOA.FON CGA40WOA.FON=CGA40WOA.FON
    2017-11-07 04:17:08下载
    积分:1
  • 4 x 4 不能静下来将乘数的源代码保存
    我写的源代码
    2022-03-13 05:19:13下载
    积分:1
  • lunwen
    一个完整的基于FPGA的IIR低通滤波器的设计方案,是一个研究生论文(master and doctor dissertation)
    2013-05-12 20:01:14下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载