登录
首页 » Verilog » 高效LDPC码编码器FPGA开发,VerilogHDL编写,与MATLAB仿真比较

高效LDPC码编码器FPGA开发,VerilogHDL编写,与MATLAB仿真比较

于 2022-07-11 发布 文件大小:26.04 MB
0 257
下载积分: 2 下载次数: 5

代码说明:

应用背景WIMAX 标准采用LDPC码作为其可选的信道编码方案。WIMAX 标准是继CDMA200,WCDMA,TD-SCDMA之后于2007年获ITU批准的第四个全球3G标准。WIMAX 标准的LDPC码以其优异的纠错性能成为近年来人们研究的热点。研究了LDPC码的基本编码算法:生成矩阵法、基于近似下三角的编码算法、RU算法、LU算法之后,深入研究了基于RU算法的WIMAX标准LDPC码编码器的实现。关键技术比较标准中给出的三种编码算法。生成矩阵法 和基于近似下三角的编码算法 没有充分利用该标准LDPC 码校验矩阵的特点,为降低所设计的编码器的复杂度,我们采用标准中给出的RU算法。该Verilog程序有完整的编码步骤,输出2304bits的码字,并与MATLAB仿真输出码字比较,验证了其正确性

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 自动计费机
    • 自动计费机 (ABM) 是银行信息亭提供给消费者 24 X 7. • 这些作为数据终端实现便捷的货币交易。 • 在这些无人值守的机器,用户不得不使用 ATM 卡 (卡与帐户信息),并提供个人识别号码 (PIN) 使用一个键盘。当计算机将验证该引脚时,客户获取选择的交易记录。 秉承指示并输入正确的选择,用户可以取款、 存款现金、 更改 PIN 或只是获取有关账户余额信息。
    2023-03-02 08:30:03下载
    积分:1
  • Project7_5
    说明:  基于fpga状态机的交通灯设计,亮灯时间自己修改,程序简单易懂。(Traffic light design based on FPGA state machine, light time self-modifying, the program is simple and easy to understand.)
    2020-06-18 04:00:01下载
    积分:1
  • sobel
    在FPGA中,采用verilog HDL语言实现图像处理算法sobel,仿真实验通过(In the FPGA using verilog HDL language image processing algorithms sobel, simulation experiment)
    2021-01-15 20:58:46下载
    积分:1
  • LPC_Host
    LPC host(By Lattice)
    2017-07-13 11:00:01下载
    积分:1
  • ml555_block_plus_example_es
    说明:  高速FPGA 开发设计资料,包括全部的设计方案和开发例程,可快速入手FPGA设计。(High speed FPGA development and design data, including all the design schemes and development routines, can quickly start FPGA design.)
    2020-08-03 11:44:12下载
    积分:1
  • 20190717 - Copy
    this describes building spi block on verilog hdl and programming them on an fpga device
    2020-06-21 21:40:02下载
    积分:1
  • RS232串口Verilog源码
    资源描述RS232串口Verilog源码,可以直接用于和其他外设或FPGA的串口通讯
    2022-01-26 08:26:44下载
    积分:1
  • gamefive
    高精度小数除法器设计与实现。 在FPGA开发板上实现小数除法器,输入输出信号N_in [15:0], D_in[15:0],N_in[15:0]小于D_in,即被除数小于除数,输出商Q_out[15:0]中Q[15]一定为0,Q[14:0]为商的小数部分。输入和计算结果通过VGA显示。(Precision fractional divider design and implementation. In the FPGA development board fractional divider, input and output signals N_in [15: 0], D_in [15: 0], N_in [15: 0] less than D_in, ie the dividend is less than the divisor, quotient output Q_out [15: 0] in Q [15] necessarily 0, Q [14: 0] for the business of the fractional part. Input and calculation results display by VGA.)
    2017-01-01 17:32:25下载
    积分:1
  • 具备GMII接口和ARP协议功能的千兆以太网控制器
    具备GMII接口和ARP协议功能的千兆以太网控制器,经过Xilinx SPATAN-III FPGA验证
    2023-05-22 19:50:03下载
    积分:1
  • DVI&Bt1120
    BT1120和DVI标准协议,分析了BT1120的视频书写格式,和DVI的编码格式(BT1120 and DVI standard protocol)
    2018-01-26 18:06:09下载
    积分:1
  • 696518资源总数
  • 105562会员总数
  • 1今日下载