登录
首页 » Verilog » 高效LDPC码编码器FPGA开发,VerilogHDL编写,与MATLAB仿真比较

高效LDPC码编码器FPGA开发,VerilogHDL编写,与MATLAB仿真比较

于 2022-07-11 发布 文件大小:26.04 MB
0 300
下载积分: 2 下载次数: 5

代码说明:

应用背景WIMAX 标准采用LDPC码作为其可选的信道编码方案。WIMAX 标准是继CDMA200,WCDMA,TD-SCDMA之后于2007年获ITU批准的第四个全球3G标准。WIMAX 标准的LDPC码以其优异的纠错性能成为近年来人们研究的热点。研究了LDPC码的基本编码算法:生成矩阵法、基于近似下三角的编码算法、RU算法、LU算法之后,深入研究了基于RU算法的WIMAX标准LDPC码编码器的实现。关键技术比较标准中给出的三种编码算法。生成矩阵法 和基于近似下三角的编码算法 没有充分利用该标准LDPC 码校验矩阵的特点,为降低所设计的编码器的复杂度,我们采用标准中给出的RU算法。该Verilog程序有完整的编码步骤,输出2304bits的码字,并与MATLAB仿真输出码字比较,验证了其正确性

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于fpga的vga输出灰阶测试图片
    使用软件:quartus 2 13.0基于DE2_115实验板vga输出灰阶测试图片          
    2022-09-25 04:25:03下载
    积分:1
  • ml50x_schematics
    xilinx公司的virtex-5开发板原理图 需要的可以下载看一下 希望对你有帮助(xilinx company virtex-5 development board schematics can download look you want to help)
    2012-09-12 08:49:31下载
    积分:1
  • Verilog-learning-experience
    初学学习verilog的经验,可以帮助新手以正确的思维方式,学习方法学习。(Verilog learning experience)
    2013-09-30 09:51:04下载
    积分:1
  • 85375524AGC
    Matlab agc ʵ
    2010-04-22 21:54:28下载
    积分:1
  • top
    说明:  FPGA程序的top.v文件,主要实现DDS信号发生器功能,通过定时器,可简单实现输出幅值无极跳变(FPGA procedures top.v documents, the main function of DDS signal generator, through the timer can be simple to achieve the output amplitude wuji hopping)
    2008-12-05 16:18:28下载
    积分:1
  • PCM
    本例设计一个码率为500kb/s,字长为8 位、帧长为128 个字、帧同步码为EB90H 的PCM 采编器。用VHDL语言实现的。(This designs a code to lead for the 500 kbs|s, the word is long for 8, the growing is synchronous code of for 128 words and for the EB90 H of PCM adopt to weave a machine.Use what VHDL language carry out. )
    2021-04-23 17:08:47下载
    积分:1
  • EPM3064 FPGA控制8个通道开关控制
    应用背景EPM3064 FPGA控制8个通道开关控制,实现音响信号输入切换和信号混合.简化控制电路,减少电路板空间。关键技术电路运行可靠安全,接模拟电路输入信号选择器CD444DJ可以控制8通道模拟数信号通断。 1、实现高速任意通道的开启和关闭 2、LED指示开启通道。 3、输出电路心跳指示,显示电路工作状态。
    2022-12-26 05:50:03下载
    积分:1
  • 20181060261-李康_3
    说明:  秒表的实现,有暂停清零功能,Quartus II(Stopwatch realization, has the pause clear function)
    2020-12-26 15:56:03下载
    积分:1
  • 在quartus下搭建的数字锁相环
    在quartus下搭建的数字锁相环,能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
    2020-06-21 01:00:02下载
    积分:1
  • cla - Copy
    说明:  ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER
    2019-03-19 01:35:37下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载