-
DDS 正弦波发生器
基于DDS的正弦波信号发生器,Quartus工程,输出频率根据clk确定,一个周期内采样256个点,输出精度为8位,未添加滤波器模块
- 2022-12-27 17:50:04下载
- 积分:1
-
VGA VERILOG 彩条显示,绝对可用,适合有解码芯片的板子加载
绝对可用,仿照了很多代码修改而来,理解简单,只要细细阅读绝对明白,而且以后可以移植到其他程序里。顶端程序看似复杂,其实简单。module vga_module
(
CLK_50M, RSTn,
VGA_HS, VGA_VS,
VGA_BLANKn,
DAC_CLK,
VGA_R, VGA_G, VGA_B
请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
- 2022-02-10 01:18:22下载
- 积分:1
-
15x15mul
自己写的布斯4算法的华莱士树无符号数乘法器,3-2压缩,亲测可用(Wallace wrote the number 4 Booth algorithm unsigned multiplier, 3-2 compression, pro-test available)
- 2016-06-12 16:41:10下载
- 积分:1
-
不使用乘法器的乘法运算
无需使用任何乘法器乘法运算。乘法是通过使用移位操作,并找出一些乘法创新的想法,无需使用乘数。
- 2022-11-10 12:45:03下载
- 积分:1
-
xiawenyu-verilog-
数字系统设计的入门书,教你如何学会用verilog语言实现各种数字逻辑功能,例程经典易懂(xiawenyu verilog)
- 2012-02-18 11:40:39下载
- 积分:1
-
lcd_system
LCD显示工程,其中包含了顶层文件和各个底层文件(LCD display project, which contains the top-level document and all underlying file)
- 2013-07-24 08:58:53下载
- 积分:1
-
code
其中两个项目自己做的:一个是雷达模拟跟踪,基于FPGA/CPLD的,里面包含了PCB和VHDL码,还有一个是SDIO的驱动程序(包括PCB原理图,SDIO协议方面的资料还有就是源码,这项目可用),还有一些嵌入式方面的资料,如TCP/IP协议栈的实现,FPGA的一些仿真实例(Two of the projects themselves to do: a tracking radar simulator is based on FPGA/CPLD)
- 2007-10-17 16:54:10下载
- 积分:1
-
用verilog读取陀螺仪数据并显示
采用50Mhz时钟,对能发送串口数据的mcu6050进行数据的读取与处理。采用8段数码管作为显示模块通过fpga处理后的数据直接显示到数码管
- 2022-06-03 07:43:39下载
- 积分:1
-
交通灯控制系统
基于veilog语言的交通灯控制系统,无左转灯,自制数字电子技术课程设计,仿真通过,由于是多个程序拼接外加本人水平有限,可能结构略有杂乱。
- 2022-08-18 14:49:32下载
- 积分:1
-
yuandaima
以GPS为时间基准,实现多传感器器数据同步采集,整合信息后发送 VERILOG语言编写 QUARTUS II环境(GPS-time basis, synchronized multi-sensor data acquisition, integration of information after sending VERILOG language environment QUARTUS II)
- 2014-10-12 19:15:45下载
- 积分:1