登录
首页 » Verilog » 高效LDPC码编码器FPGA开发,VerilogHDL编写,与MATLAB仿真比较

高效LDPC码编码器FPGA开发,VerilogHDL编写,与MATLAB仿真比较

于 2022-07-11 发布 文件大小:26.04 MB
0 279
下载积分: 2 下载次数: 5

代码说明:

应用背景WIMAX 标准采用LDPC码作为其可选的信道编码方案。WIMAX 标准是继CDMA200,WCDMA,TD-SCDMA之后于2007年获ITU批准的第四个全球3G标准。WIMAX 标准的LDPC码以其优异的纠错性能成为近年来人们研究的热点。研究了LDPC码的基本编码算法:生成矩阵法、基于近似下三角的编码算法、RU算法、LU算法之后,深入研究了基于RU算法的WIMAX标准LDPC码编码器的实现。关键技术比较标准中给出的三种编码算法。生成矩阵法 和基于近似下三角的编码算法 没有充分利用该标准LDPC 码校验矩阵的特点,为降低所设计的编码器的复杂度,我们采用标准中给出的RU算法。该Verilog程序有完整的编码步骤,输出2304bits的码字,并与MATLAB仿真输出码字比较,验证了其正确性

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA编程:基于Verilog实现的DDS波形发生器
    用FPGA实现DDS波形发生器。可以实现方波,三角波,正弦波的切换,实现频率的调节。三角波和正弦波均用查表法实现。本文档包括一个主程序的代码,按键和显示的实例化程序代码、调用ROM生成的代码以及正弦波和三角波实现的数据表。
    2022-01-26 05:31:12下载
    积分:1
  • AD9914原理图和gerber以及BOM表
    说明:  DDS VHDL include everything of dds AD9914
    2019-06-03 09:40:52下载
    积分:1
  • S05_example_Network
    vivado lwip 应用文档 基于zynq 7020(vivado lwip example text of zynq)
    2020-06-17 11:40:02下载
    积分:1
  • Nexys 4 7 段显示器
    这是一个简单的方式来创建一个 verilog 模块为 7 段的目的,是很容易阅读和它可以测试您的 nexys 4 对 FPGA。
    2023-07-11 03:15:02下载
    积分:1
  • ArhivaAdrian
    Anticipated Adder for Xilinx
    2011-11-15 06:57:02下载
    积分:1
  • DIGITAL-PID
    Use verilog language design DIGITAL-PID source
    2016-12-26 09:41:15下载
    积分:1
  • CH03_RGMII_UDP_TEST
    基于RGMII的UDP网络数据通信,学习FPGA的千兆以太网通信(RGMII based UDP network data communication, learning FPGA Gigabit Ethernet communications)
    2017-09-11 23:04:19下载
    积分:1
  • 异步fifo
    常用的异步FIFO empty full 标志位 读出剩余usedrd 写入数量usedwr
    2022-07-20 00:30:07下载
    积分:1
  • er
    秒表 东北大学秦皇岛分校 电子设计自动化 实验(Stopwatch Northeastern University at Qinhuangdao electronic design automation experiment)
    2012-06-27 02:25:14下载
    积分:1
  • CPU 多周期
    多周期CPU设计所有模块全部代码,ISE工具环境下,经验证成功实现
    2022-03-25 05:59:24下载
    积分:1
  • 696518资源总数
  • 105901会员总数
  • 40今日下载