网站首页

登录

高效LDPC码编码器FPGA开发，VerilogHDL编写，与MATLAB仿真比较

于 2022-07-11 发布文件大小:26.04 MB

 0  299

下载积分: 2 下载次数: 5

我要下载

代码说明：

应用背景WIMAX 标准采用LDPC码作为其可选的信道编码方案。WIMAX 标准是继CDMA200，WCDMA，TD-SCDMA之后于2007年获ITU批准的第四个全球3G标准。WIMAX 标准的LDPC码以其优异的纠错性能成为近年来人们研究的热点。研究了LDPC码的基本编码算法：生成矩阵法、基于近似下三角的编码算法、RU算法、LU算法之后，深入研究了基于RU算法的WIMAX标准LDPC码编码器的实现。关键技术比较标准中给出的三种编码算法。生成矩阵法和基于近似下三角的编码算法没有充分利用该标准LDPC 码校验矩阵的特点，为降低所设计的编码器的复杂度，我们采用标准中给出的RU算法。该Verilog程序有完整的编码步骤，输出2304bits的码字，并与MATLAB仿真输出码字比较，验证了其正确性

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

I2C Verilog
应用背景你好这是一个verilog代码^ _ ^这是一个verilog代码^ _ ^这是一个verilog代码^ _ ^这是一个verilog代码^ _ ^关键技术Verilog对我很好Verilog对我很好Verilog对我很好Verilog对我很好Verilog对我很好Verilog对我很好Verilog对我很好

2022-01-25 16:40:39下载

积分：1
a
说明：利用FPGA实现SDH开销中帧头A1A2的检测(FPGA implementation using SDH overhead in the frame header detection of A1A2)

2010-05-25 21:17:03下载

积分：1
对EEPROM进行读写的verilog程序
I2C 作为一种非常通用的总线，其应用范围非常广泛，我们这里用FPGA 来做master 这种应用也非常少见，但是，我们这里要强调的是我们是通过它来学习一种接口的描述方法。 1.I2C_CTL.v 为顶层文件：分别例化，I2C_WRITE 和 I2C_READ 两个模块。其中因为 SDA 信号是双向信号，我们在子模块中没有定义inout 而是在顶层模块中才对此信号作三态处理。 2. 例程的功能是：产生 16 个数据（如上图起如数据是77，然后，78，79。。。。）一共16位数据一次性写入到EEPROM中。写完成后，延时100ms后启动读功能，读完16个数据后，通过串口以115200的波特率发出去。串口超级终端设置如下：baud：115200,；Hex显示，8bits数据位，1位停止位。

2022-01-26 03:04:55下载

积分：1
ethernet_mii_udp_1
说明： Verilog开发的，MII接口的百兆以太网UDP代码(100 megabit Ethernet UDP code of MII interface)

2020-03-20 16:19:21下载

积分：1
tdc
线性伸展TDC的verilog，包含门级网表(TDC linear stretch of verilog, includes gate-level netlist)

2021-01-04 18:58:55下载

积分：1
line_four
利用verilog HDL逐点比较法实现直线和圆弧插补(Use verilog HDL by-point comparison method to achieve linear and circular interpolation)

2020-12-01 14:59:27下载

积分：1
s3ask_ddr2
DDR2-400样例源代码，用于Xilinx Spartan 3A/3AN Starter Kit(DDR2-400 sample source code for Xilinx Spartan 3A/3AN Starter Kit)

2009-10-14 11:58:36下载

积分：1
game
反应速度测试小游戏，最小外设cpld游戏，带设计说明书(Reaction speed test games, the minimum peripheral cpld game, with design specifications)

2010-05-14 18:42:57下载

积分：1
fifo
说明：用FPGA完成256*8的存储器的读写操作( complete reading and writing 256* 8 memory with FPGA )

2010-04-24 17:07:06下载

积分：1
vga 控制器
这是语言代码的 vga 控制器，为使用 fpga 德 70 altera 和使用 quartus，此过程描述的水平像素计数器的操作。同步设置计数器为零 fpga_reset_n 应用时。计数器上的每个像素时钟的上升沿的递增。水平像素计数器的范围是 [0,793]。当计数器达到 793 时，它翻转为零在下一个周期。因此，该计数器有 794 像素时钟的期间。同为 25 MHz 的像素时钟，这一段时间的 31.76 μ s 转化。

2022-07-24 06:02:42下载

积分：1

696518资源总数
106215会员总数
5今日下载