登录
首页 » Verilog » 8路彩灯变换

8路彩灯变换

于 2022-01-25 发布 文件大小:9.96 kB
0 93
下载积分: 2 下载次数: 1

代码说明:

实现1:8路彩灯同时亮灭;2:8路彩灯从左到右逐次亮灭;3:8路彩灯间隔亮灭;4:高电平清零5:包含分频

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • MUX
    Quartus环境下多路选择器的编写代码,适合初学数字逻辑设计的进行学习(MUX in Quartus)
    2012-03-27 19:42:45下载
    积分:1
  • HDMI
    Verilog 写的HDMI接口源程序及说明文档(HDMI interface verilog code and specificaiton paper)
    2010-09-27 11:18:01下载
    积分:1
  • divider
    用VERILOG实现一个被除数为8位、除数为4位的高效除法器(With VERILOG implement a dividend for the 8-bit, 4-bit effective divisor divider)
    2020-11-19 11:39:37下载
    积分:1
  • ber_tester_m
    基于FPGA的误码测试仪 (已注释) --锁相环-M序列生成模块--数据接口模块- --模拟信道模块---本地M序列生成模块--同步模块--误码统计模块--显示模块-(FPGA-based BER tester)
    2020-10-28 11:39:58下载
    积分:1
  • interpolate4
    调制信号后4倍内插的verilog代码,用于基带成型滤波器输入数据(4 times after modulation signal interpolation verilog code, used to baseband shaping filter input data)
    2017-04-20 15:52:09下载
    积分:1
  • NANDFlashcontrolandFIFOcontrol
    实现NAND Flash块的控制存取以及同步的FIFO的控制 verilog 代码(NAND Flash control access and control of the synchronous FIFO verilog code)
    2012-04-27 09:51:03下载
    积分:1
  • tAtan2Cordic
    是codic算法实现atan的C程序,包括定点和浮点程序,已经通过验证。(Atan is codic algorithm of C procedures, including fixed-point and floating-point procedures, has been validated.)
    2021-02-04 09:59:58下载
    积分:1
  • urisc
    自己用verilog编写的urisc程序,调试成功,压缩包里有仿真图像,值得学习参考。(Written in verilog urisc program debugging, simulation image compression bag, worth learning reference.)
    2021-04-22 17:38:48下载
    积分:1
  • 基于sopc的IIC总线设计完整设计sopcIIC
    该例子是基于sopc的IIC总线设计完整设计,分为硬件和软件部分,软件部分是用c语言编写的。该项目是个以完成的项目,据有较高的参考和经济价值。该例子是原来做过的项目。 整个项目是在Quartus II 7.0和nios IDE环境下开发。 (This example is based on the IIC bus design sopc complete design, divided into hardware and software, the software part is written in c language. The project is to complete the project, according to the reference and a higher economic value. The example is a project originally done. The whole project is in the Quartus II 7.0 and the nios IDE development environment.)
    2020-07-12 00:58:53下载
    积分:1
  • 3路由器的设计与验证
    应用背景这是一个内部的以太网路由器数字系统的源代码。代码已经编写的Verilog使用行为模型。有3个奴隶,一个主人,这就是为什么它被称为3配置。关键技术主要的RTL已使用Xilinx ISE仿真。FPGA实现了FPGA做sparten家庭。alhou ASIC实现,可以使用任何标准的工具如概要等。
    2022-02-06 03:03:45下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载