-
Verilog经典教程-夏宇闻
硬件描述语言HDL(Hardware Description Language)经典教程(Classic Verilog tutorials)
- 2018-08-07 16:43:11下载
- 积分：1
-
DDS
基于ARM的DDS信号发生器设计，可以产生各种信号的波形，生成所需要的信号，可供实验用(DDS signal generator based on ARM, can produce a variety of signal waveform can be used for experiment)
- 2013-03-29 18:49:52下载
- 积分：1
-
StepperMotorDrivepinassign
stepper motor vhdl pin assignments and code
- 2011-08-12 23:15:46下载
- 积分：1
-
dds正弦发生器代码
讲述了dds直接数字频率合成的基本原理，同时用ＶＨＤＬ语言编写dds原代码用于生成正弦波，并在ISE开发平台进行仿真和MATLAB验证正弦波输出结果(described dds direct digital frequency synthesis of the basic tenets addition to the use of VHDL prepared dds source used to produce sine, and ISE development platform for simulation and verification MATLAB sine wave output)
- 2005-04-21 08:04:15下载
- 积分：1
-
85375524AGC
Matlab agc ʵ
- 2010-04-22 21:54:28下载
- 积分：1
-
SDR
直接序列扩频通信的Verilog仿真代码，在Quartus II中实现。(Direct sequence spread spectrum communication Verilog simulation code, implemented in Quartus II.)
- 2011-01-16 12:18:18下载
- 积分：1
-
RS
说明： 通过verilog hdl语言实现RS编码器与译码器的设计(Verilog hdl language through the RS encoder and decoder design)
- 2013-07-18 16:09:22下载
- 积分：1
-
VGA的verilog实现
VGA的verilog实现，通过宏控制输出格式，兼容altera的avalon总线。
- 2022-09-15 09:55:02下载
- 积分：1
-
Verilog
32位存储器Verilog附带test文件，可以在modulesim仿真
还有加法、减法器，译码器等常用Verilog器件，都附带仿真test。(Memory test with Verilog)
- 2010-07-17 17:20:00下载
- 积分：1
-
fpgaaverilogamaxamin
verilog 编写的比较最大值最小值得的程序，而且能够求出最大最小值在ram中存储的位置，测试通过下载即用(Comparison of the maximum write verilog smallest worthwhile program, and minimum and maximum values can be obtained is stored in ram position, the test that is used by downloading)
- 2013-06-06 15:44:48下载
- 积分：1
