登录
首页 » Verilog » FPGA控制VGA接口的简单实验

FPGA控制VGA接口的简单实验

于 2022-02-16 发布 文件大小:6.15 MB
0 169
下载积分: 2 下载次数: 1

代码说明:

使用的是飓风四代 的开发板,完成的是VGA接口的测试,简单的汉字显示,数字显示,图片显示,基本上完成了VGA的所有能用的功能,代码注释详细,适合入门者,压缩包中的实验个数很多,涵盖了所有的VGA实验。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • light
    基于FPGA的点灯游戏,完整工程。包括鼠标控制,键盘控制,SVGA显示等(Light game based on FPGA, the whole project which includes keyboard control, SVGA and so on.)
    2020-08-25 14:08:15下载
    积分:1
  • FFT代码Verilog
    快速傅里叶变换 (FFT) 是一种算法来计算离散傅里叶变换 (DFT)和它的逆矩阵。傅里叶分析的时间 (或空间) 转换频率,反之亦然 ;FFT 快速计算这种转换 byfactorizing DFT 矩阵成稀疏的因素的产物。16point FFT 代码 ~此代码是对你的 verilog 的 FFT 算法研究非常有用。我希望这会对你有帮助。
    2022-09-24 01:40:03下载
    积分:1
  • dianzhen(ok)
    驱动8*8点阵块显示汉字,可以自己根据要显示的内容随意更改,已通过验证。(Blocks of 8* 8 dot matrix drive display Chinese characters, you can display the content according to their random changes, has been verified.)
    2010-12-28 16:42:07下载
    积分:1
  • Masseffect-3---Jane-Shepard
    超級好用 25M~100HZ的除頻器 寫了好久 超級實用 歡迎下載(Super easy to 25M ~ 100HZ of divider wrote a long time super practical welcome to download)
    2013-09-13 13:33:13下载
    积分:1
  • CHANNEL_ESTIMATION_PROJECT
    基于 quartus 2 的 lte 信道估计verilog hdl代码 只有功能仿真 时序仿真自己加sdc文件并且调整testbench的clk才能做出来(Estimated Verilog HDL code based Quartus lte channel only functional simulation timing simulation plus sdc file and adjust the testbench clk to do it)
    2013-04-22 19:29:00下载
    积分:1
  • Kluwer.Academic.The.Verilog.Hardware.Description
    Kluwer academic the verilog hardware description language fith edition
    2014-10-08 08:11:42下载
    积分:1
  • verilog
    数字信号除了的FPGA实现的Verilog源代码,之前发过一份是VHDL,各有所需吧,需要的看看吧(Digital signal in addition to the realization of the FPGA Verilog source code, send before a is VHDL, each have need it, need to look at it )
    2012-02-25 15:06:35下载
    积分:1
  • 手把手教你学FPGA 仿真篇
    手把手教你学FPGA 仿真篇,简单实用。(Hand in hand teach you to learn FPGA simulation, simple and practical.)
    2018-07-09 21:25:09下载
    积分:1
  • VHDLRS232Slave
    本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步. //程序的工作过程是:串口处于全双工工作状态,按动key1,FPGA向PC发送“21 EDA" //字符串(串口调试工具设成按ASCII码接受方式);PC可随时向FPGA发送0-F的十六进制 //数据,FPGA接受后显示在7段数码管上。 //视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)
    2013-08-22 10:42:06下载
    积分:1
  • fpgaConfig_V1_2_SFLASH_20090507a
    自己写的一个使用单片机配置FPGA的下位机C代码,使用一个C8051F330,外置SPI FLASH,通过串口可将程序写入FLASH,上电时自动加载到FPGA完成配置。(Wrote it myself, using a microcontroller to configure FPGA code for the next bit plane C, using a C8051F330, external SPI FLASH, the program is written through the serial port can be FLASH, power-on automatically loaded into the FPGA to complete the configuration.)
    2021-02-16 07:29:47下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载