网站首页

基于FPGA的电子密码锁的设计，内有Verilog HDL源码和各仿真图像

于 2022-01-26 发布文件大小:520.23 kB

 0  128

下载积分: 2 下载次数: 2

我要下载

代码说明：

基于FPGA的电子密码锁的设计，内有Verilog HDL源码和各仿真图像-FPGA-based design of electronic locks, which have Verilog HDL source code and the simulation image

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

fenpin
这是一个二进制的最简单分频器，是一个简短的fpga代码，用verilog书写(This is the most simple of a binary frequency divider, the fpga is a short code, written in verilog)

2013-11-17 15:01:30下载

积分：1
VHDL产生时钟50分频程序，供初学者参考
VHDL产生时钟50分频程序，供初学者参考-VHDL generated clock frequency of 50 procedures, the reference for beginners

2022-03-06 08:34:20下载

积分：1
HW2+李东方+2019211409
说明：基于数据通路和控制器的高校简单PPM设计(PPM design based on datapath and controller)

2020-11-25 02:19:32下载

积分：1
ahb_interface
AHB BUS, Master Slave Arbiter -- example(AHB BUS, Master Slave Arbiter)

2020-11-23 10:39:35下载

积分：1
系统设计
说明：基于PCF8591数模转换和DDS技术的信号发生器系统设计(Design of Signal Generator System Based on PCF8591 Digital-to-Analog Conversion and DDS Technology)

2020-06-21 02:20:01下载

积分：1
rs_encoder
说明：适应多个模式的rs编码，Verilog，选择对应的多项式(RS coding adapted to multiple modes.)

2020-06-16 04:40:02下载

积分：1
sdram controller vhdl
sdram controller vhdl

2022-03-11 14:56:59下载

积分：1
vhdl,无进位同步计数器，完成6进制加，输出6进制序列数
vhdl,无进位同步计数器，完成6进制加，输出6进制序列数-vhdl, non-binary synchronous counter to complete the six binary Canada, output 6, the number of binary sequences

2022-09-12 08:25:03下载

积分：1
ISCAS-85
包括很多格式的85基准电路，不需手动转换，可以供学者自行选用。(This resource including many formats 85 banchmack circuit, without manual conversion, you can choose for the scholar.)

2021-03-10 20:09:26下载

积分：1
OFDM_TX_CR802.11-master
OFDM_TX_CR802.11-master 802.11协议 ofdm开发(OFDM_TX_CR802.11-master)

2018-11-15 17:03:03下载

积分：1

696518资源总数
106208会员总数
21今日下载

基于FPGA的电子密码锁的设计，内有Verilog HDL源码和各仿真图像

0 个回复

热门标签

热门下载