网站首页

登录

SHIFT_8REG是8位的一个具有移位功能的寄存器，每一次数据打入都会从这个寄存器的最低位打入，并相应进行向左移位。 ODD_110BREG是一个3位的备...

于 2022-05-15 发布文件大小:836.22 kB

 0  160

下载积分: 2 下载次数: 1

我要下载

代码说明：

SHIFT_8REG是8位的一个具有移位功能的寄存器，每一次数据打入都会从这个寄存器的最低位打入，并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器，寄存器中存放的是奇数帧的同步头，也就是110。 EVEN_9BHREG是一个8位的备份寄存器，寄存器中存放的是偶数帧的同步头，也就是10011011。这两个寄存器的初始值在系统一开始就打入。 -SHIFT_8REG is eight with a displacement of the functional Register, Each will enter the data from the register into the lowest point, and the left shift accordingly. ODD_110BREG is a three backup Register, the Register is stored in the odd frame synchronization head, is 110. EVEN_9BHREG 8 is a backup Register, which register is kept even the first frame synchronization, is 10011011. This register the two initial value of the system into a start.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

flash
fpga Verilog 控制读写flash (fpga Verilog flash )

2015-06-23 14:45:44下载

积分：1
Quartusrs232
串口通讯，与硬件联通调试过，收发程序是分开的。(Serial Communication)

2009-05-04 14:53:06下载

积分：1
自己编的一个分频器的程序模版虽然原理很简单，经过多次实践很实用被多次用在其它的程序中...
自己编的一个分频器的程序模版虽然原理很简单，经过多次实践很实用被多次用在其它的程序中-own series of the dividers of a procedure template Although very simple principle, after repeated practice by many very practical use in other proceedings, and,

2022-02-15 15:20:10下载

积分：1
数码管显示程序，可以显示当前的数值，可以动态显示和静态显示可以选择显示方式...
数码管显示程序，可以显示当前的数值，可以动态显示和静态显示可以选择显示方式-Digital tube display program can display the current value, you can dynamically display and static displays can choose to display

2022-08-24 08:48:59下载

积分：1
41_eth_ddr3_lcd
说明： “基于 ROM 的 LCD图片显示实验 ”中利用 FPGA 片上存储资源存储图片，并通过 LCD接口将图片显示到 LCD屏幕上。但是由于 FPGA 片上存储资源有限，只能存储分辨率较小的图片(In the experiment of LCD image display based on ROM, FPGA on-chip storage resources are used to store pictures, and the pictures are displayed on LCD screen through LCD interface. However, due to the limited on-chip memory resources of FPGA, it can only store images with smaller resolution)

2021-03-21 00:33:00下载

积分：1
atomicops_internals_mips_gcc
Protocol Buffers - Google s data interchange format.

2015-10-07 09:49:45下载

积分：1
用VHDL编写的4、7、40、64、84计数器，可将程序中的具体数字设成任意值。...
用VHDL编写的4、7、40、64、84计数器，可将程序中的具体数字设成任意值。-Using VHDL written 4,7,40,64,84 counter, you can program specific figures set to any value.

2023-02-12 05:30:04下载

积分：1
pipeline_FPGA
FPGA流水线设计的资料，可以作为学习FPGA开发并行操作的一个经典教材，具有很好的指导作用。(FPGA pipeline design information can be developed as a learning FPGA parallel operation of a classic textbook, has a good guide.)

2011-07-02 12:00:57下载

积分：1
Detailed description of the FPGA design flow of the entire FPGA design flow full...
详细的说明了FPGA设计的整个流程 FPGA设计全流程Modelsim>>Synplify.Pro>>ISE-Detailed description of the FPGA design flow of the entire FPGA design flow full Modelsim> > Synplify.Pro> > ISE

2022-11-01 22:10:02下载

积分：1
eluosi_game
这是一个基于NIOSII的俄罗斯方块游戏设计，是基于FPGA的，利用流模式DMA传输实现游戏。(This is a box based on the Russian NIOSII game design, is based on the FPGA, and the use of streaming mode DMA transfer realize the game.)

2007-09-29 23:52:25下载

积分：1

696516资源总数
106658会员总数
16今日下载