网站首页

原创verilog_16bit_risc_cpu，带相关PPT和testbench

于 2022-01-26 发布文件大小:1.07 MB

 0  234

下载积分: 2 下载次数: 1

我要下载

代码说明：

原创verilog_16bit_risc_cpu，带相关PPT和testbench尚未进行冲突处理，代码还比较简单，方便新人学习，毕竟处理冲突后代码将会复杂很多。继续关注我吧！等我做好优化和冲突处理后，还会放出来，现在已经想好思路了，就差通宵敲代码和调试了。给我动力，我就可以翱翔蓝天！

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

dlatch触发器或锁存器的实现
应用背景用于实现多个触发器和更高的高层次的计算应用。本代码提供了仿真结果，合成结果，波形，工作代码的截图。关键技术本代码提供了仿真结果，综合结果，波形，工作代码的截图，并采用了多个触发器实现了多个触发器和更高水平的计算应用程序。

2022-08-13 12:56:18下载

积分：1
第八部分 EEPROM读写例程
在AX309开发板上有一个IIC接口的EEPROM芯片24LC04，容量大小为4Kbit，用户可以用来存放一些硬件设置数据或者用户信息。因为EEPROM为掉电后数据不丢失的存储芯片，另外用户也可以通过IIC总线对它进行多次编程。想要读写EEPROM，我们首先要理解IIC总线读写的时序。

2023-05-27 18:10:04下载

积分：1
PWM 计数器
PWM计数器产生各种占空比，采用IPCORE。THE SAME实现IN SPARTAN3E，SPARTAN3和获得的结果。和FSM也编码生成一个序列的101101。

2022-12-31 11:10:08下载

积分：1
2bit_ecc
基于BCH码的ECC纠错算法，可纠错2位错误码，供参考(Based on BCH code ECC error correction algorithm, two error codes can be corrected for reference.)

2021-01-26 11:08:36下载

积分：1
ber_tester_m
基于FPGA的误码测试仪（已注释） --锁相环-M序列生成模块--数据接口模块- --模拟信道模块---本地M序列生成模块--同步模块--误码统计模块--显示模块-(FPGA-based BER tester)

2020-10-28 11:39:58下载

积分：1
FFT
64-point FFT/IFFT processor architecture : Rrdix-SDF

2013-01-13 06:29:57下载

积分：1
pll
fpga配置锁相环完整程序，使用quartus IP核，Verilog语言。(FPGA configuration PLL complete program, Verilog language.)

2020-06-20 17:00:01下载

积分：1
sample_tcam.tar
verilog RTL code for simple TCAM

2014-06-25 15:50:08下载

积分：1
pinlvji
用汇编语言设计的频率计，注释较详细，适于初学者学习使用(Assembly language design frequency meter, the comment in more detail, suitable for beginners to learn to use)

2012-04-16 10:47:59下载

积分：1
Signed-Arithmetic-in-Verilog-2001
有符号数的完整讲义和例子Verilog 2001(Signed Arithmetic in Verilog 2001, paper with examples)

2011-01-18 17:15:09下载

积分：1

696516资源总数
106641会员总数
4今日下载

原创verilog_16bit_risc_cpu，带相关PPT和testbench

0 个回复

热门标签

热门下载