网站首页

原创verilog_16bit_risc_cpu，带相关PPT和testbench

于 2022-01-26 发布文件大小:1.07 MB

 0  222

下载积分: 2 下载次数: 1

我要下载

代码说明：

原创verilog_16bit_risc_cpu，带相关PPT和testbench尚未进行冲突处理，代码还比较简单，方便新人学习，毕竟处理冲突后代码将会复杂很多。继续关注我吧！等我做好优化和冲突处理后，还会放出来，现在已经想好思路了，就差通宵敲代码和调试了。给我动力，我就可以翱翔蓝天！

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGA图像处理视频接口程序
fpga的用于图像处理的视频接口程序，实用

2022-08-16 02:00:16下载

积分：1
业界标准的Verilog语法格式
说明： verilog标准语法，还有很多的样例参考，学习的好资料。(Verilog standard grammar, there are many examples for reference, good learning materials.)

2020-06-15 22:50:02下载

积分：1
232543
FPGA Implementation of QFT based Controller for a Buck type DC-DC Power Converter and Comparison with Fractional and Integral Order PID Controllers

2010-08-20 17:53:54下载

积分：1
uart_test
用于实现上位机与下位机之间通过RS232协议来进行通讯。(It is used to realize communication between upper computer and lower computer through RS232 protocol.)

2019-03-13 14:15:24下载

积分：1
57578865dac_sigma_delta
对delta sigma进行设计，实现delta sigma ADC的设计(this is use for delta sigma adc ,and design and achieve adc)

2020-06-16 14:40:01下载

积分：1
pe1lca
vhdl code for programming

2012-11-22 21:37:52下载

积分：1
submodule
verilog 双模块算术平均值计算模块，子模块在时钟上升沿技术，高层模块根据当前计数值计算算数平均(verilog double module arithmetic mean calculation module, sub-module in the clock rising edge technology, high-level module is calculated based on arithmetic average of the current count)

2011-01-05 22:49:16下载

积分：1
bt656p
BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)

2020-12-09 12:09:19下载

积分：1
3Code_for_Medx
3x3中值滤波器的FPGA实现现(VERILOG)可直接使用。 (3x3 median filter FPGA implementation of the present (VERILOG) can be used directly.)

2012-07-30 00:49:45下载

积分：1
fifo
一个FIFO产生程序，主要是一个格雷码的加法器(A FIFO generation process, is primarily a gray code adder)

2011-08-28 10:39:31下载

积分：1

696518资源总数
106222会员总数
14今日下载

原创verilog_16bit_risc_cpu，带相关PPT和testbench

0 个回复

热门标签

热门下载