网站首页

原创verilog_16bit_risc_cpu，带相关PPT和testbench

于 2022-01-26 发布文件大小:1.07 MB

 0  228

下载积分: 2 下载次数: 1

我要下载

代码说明：

原创verilog_16bit_risc_cpu，带相关PPT和testbench尚未进行冲突处理，代码还比较简单，方便新人学习，毕竟处理冲突后代码将会复杂很多。继续关注我吧！等我做好优化和冲突处理后，还会放出来，现在已经想好思路了，就差通宵敲代码和调试了。给我动力，我就可以翱翔蓝天！

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Example-3-1
说明：经过验证的经典实例，完全正确的。适合于入门新手的实例，仅供交流使用。(fpga exampe)

2009-08-17 22:07:13下载

积分：1
dds正弦发生器代码
讲述了dds直接数字频率合成的基本原理，同时用ＶＨＤＬ语言编写dds原代码用于生成正弦波，并在ISE开发平台进行仿真和MATLAB验证正弦波输出结果(described dds direct digital frequency synthesis of the basic tenets addition to the use of VHDL prepared dds source used to produce sine, and ISE development platform for simulation and verification MATLAB sine wave output)

2005-04-21 08:04:15下载

积分：1
can-lite-vhdl-master
CAN VHDL Code. Behavioral implementation of CAN bus interface.

2021-01-19 21:48:41下载

积分：1
二极管发光代码
描述发光耳机光的原理，而且可以调节二极管发光的时间，还有亮的顺序。并通过实验版进行验证

2022-02-21 00:52:08下载

积分：1
MP3
MP3解码的ASIC全部过程，包换含c和vhdl代码，样例。(MP3 decoding ASIC whole process, shifting with c and vhdl code, sample.)

2021-01-02 22:48:57下载

积分：1
stm8uart
Demo program for use UART STM8S

2013-09-05 03:18:35下载

积分：1
Send-Program
program send sms by sim900 module

2012-08-08 18:25:11下载

积分：1
src
v6 1x 3.125G rapidio协议工程代码(xilinx v6 rapidio data transmission protocol Practical project application engineering code)

2018-03-20 23:28:49下载

积分：1
mealy_sequence
实现米粒状态机用verilog语言实现状态机的过程(Implement a state machine with a grain of rice verilog state machine language course)

2011-11-09 19:02:27下载

积分：1
EDA设计数字频率计
这是用verilog语言编写的可变量程数字频率计程序，可选择不同量程，下载到FPGA后现象正确。This is the Verilog language with a variable range digital frequency program, can choose a different range, download to the FPGA after the correct phenomenon。

2022-10-14 18:00:03下载

积分：1

696516资源总数
106442会员总数
11今日下载

原创verilog_16bit_risc_cpu，带相关PPT和testbench

0 个回复

热门标签

热门下载