登录
首页 » Verilog » EDA设计数字频率计

EDA设计数字频率计

于 2022-10-14 发布 文件大小:803.65 kB
0 169
下载积分: 2 下载次数: 1

代码说明:

这是用verilog语言编写的可变量程数字频率计程序,可选择不同量程,下载到FPGA后现象正确。This is the Verilog language with a variable range digital frequency program, can choose a different range, download to the FPGA after the correct phenomenon。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LCD
    LCD Interface_Xilinx.CPLD源码参考设计(LCD Interface Xilinx CPLD)
    2009-05-03 10:34:47下载
    积分:1
  • C-V2X-master
    LTE is an abbreviation for Long Term Evolution.
    2019-06-29 01:08:09下载
    积分:1
  • verilog
    用fpga制作一个音乐播放器,此为浙江大学信电系fpga教程大实验成果。(Use fpga make a music player, this is the letter Electrical Zhejiang University fpga tutorial big experiment results.)
    2020-12-14 09:09:14下载
    积分:1
  • eeprom
    实现I2C协议下EEPROM存储的数据读写控制(Under I2C protocol to achieve read and write data stored in EEPROM control)
    2014-03-05 20:24:21下载
    积分:1
  • code
    modelsim下的60进制计数器源码和测试激励文件(modelsim M counter 60 under the source file and test incentives)
    2009-07-17 10:26:46下载
    积分:1
  • 吠陀乘数
    它是一种算法,它是用来在超大规模集成电路的乘法2
    2022-08-13 05:00:33下载
    积分:1
  • blessing3.9.6
    Blessing_3_v3_9_6稳定盈利set,仅限AUDNZD货币对,周期M1。 使用本压缩包内的SET,LAF默认是15,根据历史测试来看具有较大的风险,需要手动规避数据。 合理设置为LAF=8,请自行设置和调试,找到自己合适的风险值。 (Blessing_3_v3_9_6 stable profit set, only AUDNZD currency pairs, cycle M1. Use this package in the SET, the default is 15 fans, according to the angles of history test has great risk, need to avoid data manually. Reasonable set to fans = 8, please make your own setting and debugging, find their proper risk value.)
    2015-04-15 22:45:03下载
    积分:1
  • 浮点乘法
    这个
    2022-09-08 12:05:02下载
    积分:1
  • stm8uart
    Demo program for use UART STM8S
    2013-09-05 03:18:35下载
    积分:1
  • 27个FPGA实例源代码
    一些对初学者比较实用的源码,ASK,PSK,FSK调制解调(Some of the more practical source code for beginners)
    2020-12-10 16:29:20下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载