-
：采用FPGA来实现一个基于OFDM技术的通信系统中的基带数据处理部分，即调制解调器。其中发射部分的调制器包括：信道编码（Reed...
：采用FPGA来实现一个基于OFDM技术的通信系统中的基带数据处理部分，即调制解调器。其中发射部分的调制器包括：信道编码（Reed-Solomon编码），交织，星座映射，FFT和插入循环前缀等模块。我另外制作了相应的解调器，可以实现上述功能的逆变换。-: Using FPGA to implement a technology-based OFDM communication systems in base-band data processing part of the modem. One part of the modulator launch include: channel coding (Reed-Solomon coding), interleaving, constellation mapping, FFT and cyclic prefix insertion modules. I also produced a corresponding demodulator can achieve the above-mentioned inverse transform function.
- 2023-05-15 07:15:03下载
- 积分：1
-
4-code
设计一个十进制计数器，具有显示位置随计数时钟在八个数码管中左右滚动的功能。(Design of a decimal counter, a display position with the count clock in at around eight digital scrolling function.)
- 2016-05-24 17:00:31下载
- 积分：1
-
4x4-Keypad
fpga的一个小程序用于3s500e 4*4键盘模块(fpga is a small program used 3s500e 4* 4 keyboard module)
- 2013-07-21 11:41:36下载
- 积分：1
-
基于VHDL语言描述的一个分频器，根据端口值，可作为四分频，八分频等分频器使用。...
基于VHDL语言描述的一个分频器，根据端口值，可作为四分频，八分频等分频器使用。-based on VHDL description of a divider, according to port value, as a quarter of frequency, Frequency Divider interval such use.
- 2023-01-22 19:55:03下载
- 积分：1
-
user_logic_VGA_Controller，适合于DE2开发板，把这个文件夹放在工程目录之中，就可以在SOPC里直接添加VGA_Controller I...
user_logic_VGA_Controller，适合于DE2开发板，把这个文件夹放在工程目录之中，就可以在SOPC里直接添加VGA_Controller IP核了，很方便使用。-user_logic_VGA_Controller. suitable for Dictyophora development board, this folder on the project directory, it can be added directly SOPC Lane VGA_Controller IP core, very convenient to use.
- 2022-07-06 22:09:23下载
- 积分：1
-
使用硬件描述语言(VHDL)的实现或门
entity or1 is(a,b:in std_logic;y:out std_logic);architecture dataflow of or1 isbeginy
- 2022-03-11 13:09:15下载
- 积分：1
-
自动识别行人有无的交通灯
应用背景交通信号灯，自动检测有无行人，根据检测的状态来调节灯的状态，完整VHDL代码外加模拟仿真时序图关键技术
设计一个交通信号灯，有A、B两条路，装置自动检测A路口和B路口是否有人，RST信号能够将交通灯的状态置到A路绿灯亮，B路红灯亮，5秒钟检测一个状态，当A路口有人时，A路绿灯保持，每隔5秒检测一次，当A路口没有人了，绿灯变为黄灯，5S后再变为红灯，同时B路口变为绿灯，再5S后检测B是否有人，有人保持绿灯，没人变为黄灯，再变为红灯，依次进行~~
- 2023-03-06 09:50:04下载
- 积分：1
-
stop_watch
采用Quartus2编写的电子秒表电路
实现计时、暂停等功能(Quartus2 prepared using electronic stopwatch timer circuit, suspension and other functions)
- 2008-04-27 13:04:03下载
- 积分：1
-
pipeline_booth_mult_16
用流水线的方法实现16位乘法器，运算速度快，消耗时钟资源少(Pipeline method to realize 16-bit multiplier, which is fast in operation and consumes less clock resources)
- 2020-09-29 18:17:44下载
- 积分：1
-
VHDL，verilog串并转换源程序
Xilinx公司参考资料
VHDL，verilog串并转换源程序
Xilinx公司参考资料-VHDL, verilog Series and conversion company Xilinx reference source
- 2023-04-26 17:40:03下载
- 积分：1
