- 
                        rams
                        
                          说明:  combinatorial modules                         
                            - 2019-04-13 19:41:21下载
- 积分:1
 
- 
                        FPGA图像采集与显示
                        
                          cmos摄像头采集,经sdram缓存有FPGA控制VGA输出,基于xlinx 的ep4ce6实现                         
                            - 2022-12-22 20:30:06下载
- 积分:1
 
- 
                        Synopsys-RTLSystemC
                        
                          synopsys的systemc和RTl书籍清晰电子版,专业权威的EDA公司的培训资料(synopsys of systemc and RTl clear electronic version of books, professional authority of the EDA company' s training materials)                         
                            - 2010-08-11 11:49:49下载
- 积分:1
 
- 
                        lcd_system
                        
                          LCD显示工程,其中包含了顶层文件和各个底层文件(LCD display project, which contains the top-level document and all underlying file)                         
                            - 2013-07-24 08:58:53下载
- 积分:1
 
- 
                        06042349
                        
                          Dynamic Power Management for the Iterative Decoding of Turbo Codes                         
                            - 2014-04-04 15:03:28下载
- 积分:1
 
- 
                        基于Xilinx的分频器设计
                        
                          很简单的一个分频器设计,不过不光是分频器,里面还加入了一些其他功能,e.g.七段译码管,138译码器等元素                         
                            - 2023-03-06 03:10:03下载
- 积分:1
 
- 
                        stm8uart
                        
                          Demo program for use UART STM8S                         
                            - 2013-09-05 03:18:35下载
- 积分:1
 
- 
                        code
                        
                          其中两个项目自己做的:一个是雷达模拟跟踪,基于FPGA/CPLD的,里面包含了PCB和VHDL码,还有一个是SDIO的驱动程序(包括PCB原理图,SDIO协议方面的资料还有就是源码,这项目可用),还有一些嵌入式方面的资料,如TCP/IP协议栈的实现,FPGA的一些仿真实例(Two of the projects themselves to do: a tracking radar simulator is based on FPGA/CPLD)                         
                            - 2007-10-17 16:54:10下载
- 积分:1
 
- 
                        CHANNEL_ESTIMATION_PROJECT
                        
                          基于 quartus 2 的 lte 信道估计verilog hdl代码 只有功能仿真 时序仿真自己加sdc文件并且调整testbench的clk才能做出来(Estimated Verilog HDL code based Quartus lte channel only functional simulation timing simulation plus sdc file and adjust the testbench clk to do it)                         
                            - 2013-04-22 19:29:00下载
- 积分:1
 
- 
                        Verilog
                        
                          verilog编程语言的讲解,有电子科技大学出版(verilog programming language to explain, there is the University of Electronic Science and Technology Publishing)                         
                            - 2013-08-14 09:21:43下载
- 积分:1