-
spartan6_GTP
基于xilinx公司的SPARTAN6系列芯片的高速全双工串行收发器(high-speed transceiver based on spartan 6 of Xilinx PFGA)
- 2018-03-08 23:14:30下载
- 积分：1
-
基于DE2的直接数字频率合成(DDS)设计
DDS建立在采样定理基础上，首先对需要产生的波形进行采样，将采样值量化后存入查找表，然后通过地址将数据读出，再经过 D/A得到模拟量。以输出正弦波为例，，A 是幅度，使用乘法器得到，我们主要是控制相位，即控制频率与初相。等时间间隔输出，可以视为相位是累加变化的。相位输出就是ROM 的地址信号，通过改变步长K，达到控制频率的效果。
- 2022-08-06 17:33:42下载
- 积分：1
-
vga_demo2
VGA controller : Genarate a VGA signal from your inout information as color info of each pixel
- 2010-06-24 09:26:57下载
- 积分：1
-
class16_pll
说明： FPGA实现PLL锁相环，输出不同频率的时钟控制信号。(FPGA realizes PLL and outputs clock control signals of different frequencies.)
- 2021-03-19 17:19:19下载
- 积分：1
-
xge_mac_latest.tar
Ethernet 10GE MAC 以太网10G的MAC Verilog代码实现(Ethernet 10GE MAC)
- 2010-07-31 10:04:20下载
- 积分：1
-
kc705 sdi demo
使用sdi 对采集到是视频数据进行解码，转为bt656数据格式的数据进行输出
- 2022-10-08 18:25:03下载
- 积分：1
-
Uart
RS422通信程序，Verilog语言，此模块实现422通信功能(RS422 communication program, Verilog language, this module implements 422 communication function.)
- 2021-04-07 14:59:02下载
- 积分：1
-
code
代码文件夹：
ARVI_FSM.v为顶层文件，用于模拟时用。
dataHex.dat 为模拟输入文件（只有10行，象征的意思。实际我们模拟时，dataHex.dat文件足有1个多GB）
dataFormat.dat为输入文件对应的带格式的文件
使用modelsim模拟时，将dataHex.dat名字改为CPUContext.txt
结果:
result.txt
(Code folder: ARVI_FSM.v for top-level documents used for the simulation. dataHex.dat for analog input files (only 10 line, the meaning of the symbol. actual simulation we, dataHex.dat documents have more than one full GB) dataFormat.dat for the input file the corresponding file with modelsim simulation used to dataHex.dat name to CPUContext.txt results: result.txt)
- 2009-06-21 19:14:37下载
- 积分：1
-
IC设计基础
说明： 一本很经典的IC设计中文入门书籍，由任艳颖，王彬编著，翻印几百万册(A very classic introduction to Chinese in IC design book, compiled by Ren Yanying and Wang Bin, reprinted millions of copies)
- 2020-06-23 22:20:02下载
- 积分：1
-
VGA的verilog实现
VGA的verilog实现，通过宏控制输出格式，兼容altera的avalon总线。
- 2022-09-15 09:55:02下载
- 积分：1
