登录
首页 » Verilog » PID FPGA实现

PID FPGA实现

于 2022-01-26 发布 文件大小:6.40 MB
0 114
下载积分: 2 下载次数: 1

代码说明:

基于FPGA实现PID算法,增量式 PID算法输出作为PWM的输入,实现电机的调速控制,verilog代码实现,不过没有用乘法器 预留了反馈通道,对电机速度进行反馈控制

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sb133
    Based on SVPWM three-level inverter matlab simulation, It describes the application of load forecasting, EULER numerical analysis method.
    2017-08-28 20:49:27下载
    积分:1
  • 1.深入浅出玩转FPGA_吴厚航
    学习FPGA的优秀资料,从基础知识到开发设计再到仿真,很不错的FPGA学习资料(Excellent Teaching Materials for Learning FPGA)
    2019-05-11 14:48:07下载
    积分:1
  • LCD1602测试程序
    说明:  实现对LCD1602的Verilog HDL编程(the program for LCD1602 based on Verilog HDL)
    2020-06-23 21:00:01下载
    积分:1
  • AD7760_TEST
    AD7760模数转换,使能滤波器功能,简单易懂,可进行各种配置 全功能支持,并附加使用说明(AD7760 Full Function Support with Additional Instructions)
    2021-03-17 13:39:20下载
    积分:1
  • interpolation
    图像线性插值Verilog代码,已通过FPGA验证(Image linear interpolation Verilog code, has been verified by FPGA)
    2021-05-14 17:30:02下载
    积分:1
  • FPGA的串口通信verilog代码
    基于FPGA平台的verilog语言编写的uart串口通信代码,可以实现发射和接收,并附有multism仿真代码。可以实现功能。Uart serial communication code written based on FPGA platform verilog language can realize transmit and receive, with multism simulation code. Can achieve the function.
    2022-09-15 02:40:03下载
    积分:1
  • ALU
    说明:  包含一个ALU,实现斐波那契数列的计算。1.接受两个6位二进制输入。2.通过手动输入的时钟驱动每个周期进行一次计算。3.结果输出到led灯(使用NEXYS4开发板)(Including an ALU to realize the calculation of Fibonacci sequence. 1. Accept two 6-bit binary inputs. 2. Each cycle is driven by a clock input manually. 3. Output to LED lamp (using NEXYS4 development board))
    2019-04-11 14:14:50下载
    积分:1
  • shiyan5
    应用布莱克曼窗实现FIR滤波器,并绘制相应波形图案(Application Blackman window FIR filter, and draw the corresponding waveform pattern)
    2014-01-09 11:50:49下载
    积分:1
  • AES128
    AES128 encription vhdl code
    2014-03-05 00:48:13下载
    积分:1
  • Motion_control
    基于FPGA的运动控制系统设计,包含位置、速度控制等(motion control)
    2020-11-29 13:09:28下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载