登录
首页 » Verilog » 四位密码锁

四位密码锁

于 2022-01-26 发布 文件大小:506.02 kB
0 126
下载积分: 2 下载次数: 2

代码说明:

4位密码锁,可设置密码,三次密码错误后,锁死,密码错误报警,密码错误红灯亮,密码正确绿灯亮,基于FPGA实现,Cyclone II  EP2C35F672C6 仅供参考

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga--lpass
    基于FPGA的数字低通滤波器 。。。。。(FPGA-based digital low-pass filter。。。。。)
    2021-04-24 08:28:47下载
    积分:1
  • mdio
    用VIVADO软件编写的,实现以太网芯片88E1510中的mdio控制模块代码,并且含有VIO仿真文件(Written in VIVADO software, the realization of the Ethernet chip 88 e1510 mdio control module of code, and contains the VIO simulation file)
    2020-09-16 14:37:55下载
    积分:1
  • ALOHA
    this program is a simulation for Aloha
    2012-11-13 11:38:10下载
    积分:1
  • smartWasher
    QUARTER编程环境实现的智能洗衣机系统,通过DE0板子进行模拟,组要完成洗衣机5个步骤的顺序过程以及系统相应动作(QUARTER programming environment of intelligent washing system, through simulation DE0 board, groups 5 to complete the washing process and the system the sequence of steps corresponding action)
    2020-11-06 13:19:49下载
    积分:1
  • PID-algorithm
    PID算法控制点击速度,PWM脉宽调制方法(PID algorithm to control the motor Speed)
    2012-03-22 12:23:09下载
    积分:1
  • 实现FPGA硬件开发使用的加法器
    说明:  用于实现FPGA硬件开发使用的加法器,需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)
    2020-06-22 03:20:01下载
    积分:1
  • vga
    VGA interface using Spartan3E board from DIGILENT.Labview .vi
    2009-09-23 05:02:44下载
    积分:1
  • AES(Rijndael)IP核的Verilog代码
    应用背景16字节的块大小16字节的密钥大小单独的密码(加密)块单独的倒密码(解密)块注册密钥扩展模块verilog写的关键技术简单的AES(Rijndael)IP核。我曾试图平衡这一实施,并权衡规模和性能。目标是要能够以低成本Xilinx的Spartan系列FPGA还能够尽可能的快。正如一个可以从下面的实施结果来看,这个目标已经实现!不同的关键尺寸本标准其他实现(192 &;256位)和性能属性(如全流水线的超高速版)市售asics.ws。尽管没有官方的测试已经完成,我们认为这个核心是完全符合FIPS-197(PDF)。更多信息见核心文档;
    2022-01-22 15:48:20下载
    积分:1
  • hulf
    设计一个哈夫曼编码器 要求对一段数据序列进行哈夫曼编码,使得平均码长最短,输出各元素编码和编码后的数据序列。 ① 组成序列的元素是[0-9]这10个数字,每个数字其对应的4位二进制数表示。比如5对应0101,9对应1001。 ② 输入数据序列的长度为256。 ③ 先输出每个元素的编码,然后输出数据序列对应的哈夫曼编码序列。(Designing a Huffman Encoder Huffman coding is required for a data sequence to minimize the average code length and output the coded and coded data sequence of each element. (1) The elements that make up the sequence are the 10 digits [0-9], and each digit is represented by its corresponding 4-bit binary number. For example, 5 corresponds to 0101, 9 corresponds to 1001. (2) The length of the input data sequence is 256. (3) First output the encoding of each element, and then output the Huffman encoding sequence corresponding to the data sequence.)
    2019-06-19 21:49:58下载
    积分:1
  • qianzhaowang
    一个简单的千兆以太网UDP协议的实现,可以实现数据的收发和ARP,实现PC端与FPGA的以太网通信(A simple implementation of Gigabit Ethernet UDP protocol can realize data sending and receiving and ARP, and realize Ethernet communication between PC and FPGA.)
    2019-01-21 17:18:13下载
    积分:1
  • 696516资源总数
  • 106642会员总数
  • 12今日下载