登录
首页 » Verilog » AES(Rijndael)IP核的Verilog代码

AES(Rijndael)IP核的Verilog代码

于 2022-01-22 发布 文件大小:145.65 kB
0 117
下载积分: 2 下载次数: 1

代码说明:

应用背景16字节的块大小16字节的密钥大小单独的密码(加密)块单独的倒密码(解密)块注册密钥扩展模块verilog写的关键技术简单的AES(Rijndael)IP核。我曾试图平衡这一实施,并权衡规模和性能。目标是要能够以低成本Xilinx的Spartan系列FPGA还能够尽可能的快。正如一个可以从下面的实施结果来看,这个目标已经实现!不同的关键尺寸本标准其他实现(192 &;256位)和性能属性(如全流水线的超高速版)市售asics.ws。尽管没有官方的测试已经完成,我们认为这个核心是完全符合FIPS-197(PDF)。更多信息见核心文档;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • QPSK_modulation
    利用FPGA实现QPSK数字调制。编程采用Verilog HDL语言。(By using the FPGA realization of QPSK digital modulation. Use Verilog HDL language programming. )
    2016-03-21 19:53:06下载
    积分:1
  • Slave-FIFO
    详细讲解Slave FIFO模式下的初始化设置和相对应寄存器说明(Explain in detail the initial setup Slave FIFO mode and the corresponding register description)
    2014-03-18 17:33:23下载
    积分:1
  • zw222
    ZardWars Files ------------------------------
    2014-03-20 01:43:16下载
    积分:1
  • 04_ep2c8_vga_test
    VIP FPGA板的配套例子,这个是VGA格式lcd液晶屏幕显示用。(VIP board supporting example of this is the VGA format PREVIEW.)
    2013-10-18 19:03:37下载
    积分:1
  • 简单的32位RISC CPU内核
    我是在韩国仁荷大学学生。这是项目结果的计算机体系结构。它的 CPU 核心,32 位 RISC 系统。它可以在 300 MIPS opreated。1cycle / 1instruction 系统。它提出简单的哈佛架构。和做简单的算术逻辑。
    2022-01-28 09:03:42下载
    积分:1
  • cyc2_cii5v1
    这是1C6开发板上元件的具体资料。此开发板有掉电不丢失程序的功能,就是靠着几个芯片(development board components specific information. This development board is not lost restart procedures, it was relying on a few chips)
    2007-02-15 10:22:14下载
    积分:1
  • XC3S700_UART_Test
    红色飓风3S700AN开发板UART测试例程(Red Hurricane 3S700AN ​ ​ development board UART test code)
    2013-07-12 00:34:31下载
    积分:1
  • GAL16V8(fangzhen74LS138)
    GAL16V8(仿真74LS138),试验通过。包括able及jed文件。对pcb印板设计时,对简化走线特别有用。简单的修改GAL16V8程序,可灵活地进行地址译码修改。(GAL16V8 (simulation 74LS138), test passed. Including the able and jed file. Printed on the pcb board design, especially useful to simplify alignment. Simple modifications GAL16V8 program, the flexibility to change the address decoding.)
    2011-01-26 20:43:01下载
    积分:1
  • JTAG_Example0_Verilog
    一个Verilog的JTAG程序例子,包括完整的说明文档和源文件。(tap_top.v This file is part of the JTAG Test Access Port (TAP) http://www.opencores.org/projects/jtag/ Author(s): Igor Mohor (igorm@opencores.org))
    2021-04-27 13:48:44下载
    积分:1
  • LED
    一个走马灯的程序,可以按照要求一个一个往后面按顺序点亮(A program for the lantern can be lit one by one according to the requirements.)
    2019-06-28 15:18:09下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载