登录
首页 » Verilog » 洗衣机verilog编程

洗衣机verilog编程

于 2022-01-27 发布 文件大小:3.87 MB
0 86
下载积分: 2 下载次数: 1

代码说明:

应用背景本项目采用Verilog实现洗衣机的程序,它可以使用数字LED显示剩余时间。另外,它还可以使用不同的led_shining显示程序,它的运行了。而且我用BASYS2仿真和运行。在这个节目中,我会是有价值的使用几乎所有组件。关键技术有限状态机Verilog  ;ISE熟练的状态控制

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • bp
    说明:  基于BP算法的LDPC译码程序,采用vhdl语言,bp算法(BP algorithm based on LDPC decoding program using vhdl language, bp algorithm)
    2016-04-12 16:59:55下载
    积分:1
  • classic-examples-of-Verilog
    一些verilo的经典实例,非常适合初学者(verilo of the classic examples, for beginners)
    2011-08-01 09:01:34下载
    积分:1
  • verilog实现UART协议
    UART包括发射机和接收机。发送器本质上是一个加载数据的特殊移位寄存器;
    2022-04-09 00:02:07下载
    积分:1
  • 007
    给大家上传一本非常好的关于verilog-hdl的电子书,实用,易懂,易学。此为第七章(Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is the Chapter VII)
    2008-04-22 16:53:33下载
    积分:1
  • FPGA实现SHA256
    利用硬件(可编程逻辑器件FPGA)实现密码算法SHA256,在FPGA中嵌入软核NIOSii,在NIOSii上进行软件编程。硬件EDA工具为ALTERA的Quartus ii,软件IDE为eclipse(嵌在Quartua中)。
    2022-06-21 07:17:01下载
    积分:1
  • 遥控器接收解码电路
    设计遥控器接收解码电路。该电路接收编码后的串行数据,解码输出数据。电路接收 到的串行数据的格式为: 4 位同步码“ 1010”, 4 位数据(高位在前), 1 位奇校验码(对前 8 位数据校验)(Design of remote control receiver decoding circuit. The circuit receives the encoded serial data and decodes the output data. The format of the serial data received by the circuit is: 4 bit synchronous code "1010", 4 bit data (high in the front), 1 bit parity check code (check for the first 8 bits of data))
    2017-11-27 15:10:34下载
    积分:1
  • EDAandVHDL
    EDA技术与VHDL课件,利用EDA技术进行电子系统设计(EDA technology and VHDL courseware, the use of EDA technology for electronic system design)
    2009-03-04 15:34:53下载
    积分:1
  • unishift
    An universal shift register performs the following tasks load, right shift ,left shift and parallel load as the selection inputs are 00,01,10,11 respectively. Such a register is implemented here in Quartus.
    2009-09-24 18:56:48下载
    积分:1
  • sphere-decoding-modulation-by-QAM
    16QAM,64QAM,256QAM调制下的球形译码(16QAM, 64QAM, 256QAM modulation sphere decoding)
    2021-03-31 18:29:09下载
    积分:1
  • pipelined_fft_64_128_256
    用verilog实现64点,128点,256点的fft(64 points, 128 points, and 256 points FFT are implemented with Verilog)
    2018-05-11 14:57:35下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载