网站首页

16bit multiplier

于 2022-01-28 发布文件大小:592.19 kB

 0  86

下载积分: 2 下载次数: 1

我要下载

代码说明：

Verilog code to implment the 16 bits logic multiplier. The output is also 16bits including the document to describe the implement in detail .

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

48_4.12
网络通信中的MII接口通常将4位nibble数据送出，此程序将4位数据组合成8位数据并行输出（8比特==1个字节）。。完全可用同时包含84转换(The MII network interface usually sent four nibble data, this procedure will be 4-bit data into 8-bit parallel output data (8 bits == 1 byte). . Completely available at the same time contains 84 conversion)

2009-04-21 13:43:45下载

积分：1
ALOHA
this program is a simulation for Aloha

2012-11-13 11:38:10下载

积分：1
吠陀乘数使用拟议的 4 位加法器-(URDHVA TIRYAKBHYAM)
吠陀乘数花更少的时间来执行使用的 URDHVA TIRYAKBHYAM 算法从吠陀》的乘法晒版程序自动完成。这个源代码是 4 X 4 吠陀乘数使用拟议的 4 位加法器

2022-02-03 08:53:04下载

积分：1
SAR-ADC
Complete Successive approximation Analog to digital converter along with the source code

2013-04-21 23:42:03下载

积分：1
基于verilog的LU分解LUdecompose
基于verilog的LU分解,本文件包括详细的程序代码，运行文件，以及详细的文档(LU decompose based on verilog)

2020-07-07 12:58:57下载

积分：1
Xilinx-Timing
Xilinx FPGA 时序约束资料，原厂出品，经典不需要理由(Xilinx FPGA timing constraint information, original, classic no reason)

2013-05-17 09:31:26下载

积分：1
fir_vivado
此压缩包里面有基于vivado平台的工程，包括了正弦信号的产生，还有fir滤波器的设计以及fft算法的设计实现(in this package,there are three projects of the generation of the signal of sin and the design of fir filter and the ari)

2016-09-18 15:00:22下载

积分：1
M_SSB_100
由乘法器组成单边带信号产生的仿真源代码 msm (Composed of single sideband signal by the multiplier generated simulation source code msm)

2007-07-25 14:59:29下载

积分：1
arm7
ARM7 VERILOG源码，非常精简，3级流水线(ARM7 VERILOG source code, very streamlined, 3-stage pipeline)

2009-12-02 10:57:51下载

积分：1
sanjose_hdlcon
FFT implementation using C program

2014-02-11 21:01:40下载

积分：1

696518资源总数
105901会员总数
40今日下载

16bit multiplier

0 个回复

热门标签

热门下载