登录
首页 » Verilog » 随机数生成代码的Verilog,Xilinx FPGA

随机数生成代码的Verilog,Xilinx FPGA

于 2022-03-20 发布 文件大小:5.93 MB
0 222
下载积分: 2 下载次数: 3

代码说明:

这是一个代码,采用Xilinx公司的产生随机数。这种形式可以让你产生随机整数。来自大气噪声的随机性,这对许多目的比通常使用的计算机程序的伪随机数算法。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • QPSK_1
    QPSK调制,QPSK仿真误码率,QPSK理论误码率 , QPSK仿真误比特率 , QPSK理论误比特率 (QPSK modulation, the signal-to-noise ratio)
    2020-12-06 19:29:22下载
    积分:1
  • liyuanlnx_key_beep
    说明:  FPGA按键加蜂鸣器实验: 加延时防抖+蜂鸣器(Experiments of keys and buzzers in FPGA)
    2020-06-22 04:00:01下载
    积分:1
  • 防盗灯verilog
    利用XC9572-PQ44(Xilinx CPLD)制作的一款家用防盗报警器的Verilog源代码及原理图,当房门打开后,15秒内若没有按下Key1,则会自动拨打设定手机号(当然,要另连接一台手机)
    2022-01-26 14:59:55下载
    积分:1
  • digital-design-and-synthesis
    Verilog HDL 数字设计与综合,夏宇闻译。本书重点关注如何应用verilog语言进行数字电路和系统的设计和验证,不仅讲解语法,更从基本概念讲起,逐渐过渡到编程语言接口以及逻辑综合等高级主题。(The design and synthesis of Verilog HDL digital, Xia Wen translation. The book focused on how to apply the verilog language for the design and verification of digital circuits and systems, not only explain the grammar, the more I start from the basic concept, and a gradual transition to advanced topics such as programming language interface and logic synthesis.)
    2012-10-23 00:16:59下载
    积分:1
  • carry_lookahead_add4
    4位的超前进位加法器,门级电路连接得到,verilog代码实现(4-bit look-ahead adder, gate-level circuit)
    2011-10-18 21:40:20下载
    积分:1
  • 20190718 - Copy
    说明:  this files describes how to build i2c block modules in verilog hdl and programming them on an fpga device
    2020-06-21 21:20:02下载
    积分:1
  • usb2lpt
    German REAL LPT! USB2LPT
    2012-08-05 03:33:40下载
    积分:1
  • MCU2FPGA_SPI_TB
    本程序使用Verilog语言实现了SPI接口的设计,可以直接烧到FPGA实现与MCU的通信,自带有测试文件。(The program uses the Verilog language design SPI interface, you can burn directly communicate with the FPGA, MCU, comes with a test file.)
    2021-02-26 10:29:37下载
    积分:1
  • Reed-Solomon-RS-ENCODE-DECODE
    支持GF(2^n)域的rs编解码,可直接修改参数实现不同方式的RS编码和解码(This program is an encoder/decoder for Reed-Solomon codes.)
    2020-12-31 09:48:58下载
    积分:1
  • pinlvji
    频率计 测量范围1-100MHz 测量阈值0.1s 计数部分为FPGA/CPLD 语言VHDL 显示部分为51 单片机加八位数码管 语言C(Frequency meter Measuring range 1-100 MHZ Measure threshold is 0.1 s Count part of FPGA/CPLD Language VHDL Display part of 51 MCU with eight digital tube Language C)
    2020-10-30 20:39:55下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载