-
Hamming
汉明码转换，在FPGA上用verilog实现(hamming encoder, using FPGA)
- 2011-05-22 09:46:09下载
- 积分：1
-
UART串口协议HDL实现，可设波特率、停止位和奇偶校验等
UART串口协议HDL实现，可设波特率、停止位和奇偶校验等。可以在此基础上添加FIFO，以及处理器读写控制等。
- 2022-01-24 10:03:16下载
- 积分：1
-
FPGA_flash设计
我们的设计是用一个FSM控制器来控制发送什么命令，flash模块判断FSM发送过来的state信号来选择应该执行什么操作，当命令写入或者读出后，会发送一个flag_done命令，这个命令让我们判断上个指令是否完成，如果完成后FAM将发送下一个命令.(Our design uses a FSM controller to control what commands are sent. The flash module judges the state signal sent by the FSM to select what operation should be performed. When the command is written or read out, a flag_done command is sent. This command lets us judge whether the last word is finished or if the FAM will be sent after completion. The next command)
- 2018-04-21 21:37:17下载
- 积分：1
-
eeprom
I2C EEPROM 存取源碼, 通用ATMEL(I2C EEPROM read/write)
- 2012-09-19 19:59:12下载
- 积分：1
-
四通道DDS信号发生器
四通道DDS信号发生器，很好用的代码，大家一起分享(Four-channel DDS signal generator)
- 2021-03-08 14:49:28下载
- 积分：1
-
dds
说明： da的代码,在VHDL的编译环境下的开发。是一种集约的形式。(DA convert)
- 2009-08-21 11:32:04下载
- 积分：1
-
Slave-FIFO
详细讲解Slave FIFO模式下的初始化设置和相对应寄存器说明(Explain in detail the initial setup Slave FIFO mode and the corresponding register description)
- 2014-03-18 17:33:23下载
- 积分：1
-
chap12
《Verilog HDL 程序设计教程》9("Verilog HDL Design Guide" 9)
- 2007-07-01 16:33:31下载
- 积分：1
-
unishift
An universal shift register performs the following tasks load, right shift ,left shift and parallel load as the selection inputs are 00,01,10,11 respectively. Such a register is implemented here in Quartus.
- 2009-09-24 18:56:48下载
- 积分：1
-
高级的加密标准
AES （高级加密标准） 是一种标准的加密算法。
它使用其定义自定义的子字节变换、 多项式乘法等进行加密。
请参阅附加的语言代码。
通过 Xilinx ISE 12 打开它。
- 2022-07-04 11:37:25下载
- 积分：1
