-
vgav2
This verilog vga test circuit
- 2012-08-09 08:10:09下载
- 积分：1
-
SVPWM-VHDL
fpga永磁同步电机矢量控制系统，包括死区等模块(fpga foc)
- 2016-06-13 19:53:32下载
- 积分：1
-
JTAG_Example0_Verilog
一个Verilog的JTAG程序例子，包括完整的说明文档和源文件。(tap_top.v
This file is part of the JTAG Test Access Port (TAP)
http://www.opencores.org/projects/jtag/
Author(s): Igor Mohor (igorm@opencores.org))
- 2021-04-27 13:48:44下载
- 积分：1
-
dds
dds叫数字频率合成计，是一种在FPGA广泛使用的信号生成方式，根据频率可控，比一般的信号优点很多。
- 2023-07-28 03:40:03下载
- 积分：1
-
doc
e200 riscv open code user guide
- 2020-06-15 22:45:01下载
- 积分：1
-
disparity
Disparity mapp code in VHDL
- 2017-11-30 14:48:59下载
- 积分：1
-
CNT4
说明： 4位二进制加法计数器的两种不同VHDL的描述,与比较。(4-bit binary addition of two different counter VHDL description, and more.)
- 2010-04-13 22:20:44下载
- 积分：1
-
DC-DC
/功 能：1.实现与CPLD的通信,从而控制PWM的占空比. 2.实现LCD显示相关信息.
// 3.实现对键盘按键的判断和确定相应的操作. 4.实现对电压电流的检测.
// 5.实现过载保护功能,电流过大时,切断PWM输出,当排除过流故障后,自动恢复供电
// 6.实现用PID算法跟踪电压,实现稳压输出(/ Function: 1. Achieve communication with the CPLD to control the PWM duty cycle. 2 LCD Display relevant information.// 3. Realize the keyboard keys judgment and determine the appropriate action. 4. Achieve the voltage and current Detection// 5. achieve overload protection, current is too large, cut off the PWM output, when excluding overcurrent fault, automatically restore power// 6. achieve tracking voltage with PID algorithm to achieve the regulated output)
- 2013-05-23 16:28:30下载
- 积分：1
-
利用RC实现AD采集FPGA实现
这个是以前做的毕业设计中的，利用RC的充放电来实现AD采集的程序，利用高精度的电阻和电容，接在FPGA的一个IO口，利用充放电算法，实现高精度低成本的AD采集。
- 2023-02-23 21:20:04下载
- 积分：1
-
74ls165
74ls165电路源代码verilog,已经验证。(74ls165 verilog)
- 2020-11-22 22:59:34下载
- 积分：1
